特許

J-GLOBAL ID：201103095458557645

エラスティックストア回路

発明者： 吉永 幸太郎
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：特許公報
出願番号（国際出願番号）：特願平11-164668
公開番号（公開出願番号）：特開2000-353075
特許番号：特許第3598883号
出願日： 1999年06月11日
公開日（公表日）： 2000年12月19日
請求項（抜粋）：

【請求項1】2ポートメモリの読み出しアドレスの最下位ビットと書き込みアドレスの最下位ビットのうちの一方をカウントアップ制御信号、他方をカウントダウン制御信号としてそれぞれ入力するアップダウンカウンタを備え、前記アップダウンカウンタのカウンタ出力値を監視し、該カウンタ出力値が予め定められた所定値に達した場合、前記読み出しアドレスと前記書き込みアドレスとの距離差が、前記読み出しアドレスと前記書き込みアドレスの初期化を行なうための条件に該当するものと判定し、前記読み出しアドレスと前記書き込みアドレスを初期化するように制御する距離検出部を備えたことを特徴とするエラスティックストア回路。

IPC (3件)：

G06F 5/06 ,  G06F 12/02 ,  H04L 13/08

FI (4件)：

G06F 5/06 311 ,  G06F 5/06 352 ,  G06F 12/02 550 D ,  H04L 13/08

引用特許：

審査官引用 (1件)

• ファースト・イン・ファースト・アウトメモリ書き込み 制御方式
  公報種別：公開公報   出願番号：特願平5-073299   出願人：日本電気株式会社