特許
J-GLOBAL ID：201103099252868305
半導体集積回路のレイアウト方法および設計システム
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：特許公報
出願番号（国際出願番号）：特願2000-381448
公開番号（公開出願番号）：特開2001-351985
特許番号：特許第3544356号
出願日： 2000年12月15日
公開日（公表日）： 2001年12月21日
請求項（抜粋）：
【請求項1】自動的に半導体集積回路のレイアウトを生成する方法であって、半導体集積回路情報からファンイン・ファンアウトチェックによりN個以上のファンアウトを有する回路を抽出する第1のステップと、この第1のステップにより抽出されたデータを前記半導体集積回路情報に追加して前記N個以上のファンアウトを有する回路に関してコンデンサを有する回路情報を生成する第2のステップと、この第2のステップに基づいて生成された回路情報より自動レイアウトを実施する第3のステップと、前記半導体集積回路のレイアウトの電源配線に自動的にバイパスコンデンサを生成する第4のステップを含む半導体集積回路のレイアウト方法。
IPC (4件)：
H01L 21/82
, G06F 17/50
, H01L 21/822
, H01L 27/04
H01L 21/82 L
, G06F 17/50 658 A
, G06F 17/50 658 K
, G06F 17/50 658 V
, H01L 21/82 C
, H01L 27/04 H
