文献

J-GLOBAL ID：201202200639420422   整理番号：12A1565833

HPCインターコネクトのためのランダムショートカットのトポロジに対する一事例

A Case for Random Shortcut Topologies for HPC Interconnects

著者 (5件)： KOIBUCHI Michihiro (SOKENDAI, Tokyo, JPN) ,  MATSUTANI Hiroki (Keio Univ., Yokohama, JPN) ,  AMANO Hideharu (Keio Univ., Yokohama, JPN) ,  HSU D. Frank (Fordham Univ., NY) ,  CASANOVA Henri (Univ. Hawai’i at Manoa, HI)
資料名： Computer Architecture News  (Computer Architecture News)
巻： 40  号： 3  ページ： 177-188  発行年： 2012年06月 
JST資料番号： H0799A  ISSN： 0163-5964  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

シソーラス用語： 並列計算機 ,  *相互結合網 ,  ランダム処理 ,  バイパス ,  交換網 ,  図式解法 ,  離散事象シミュレーション ,  *回路設計 ,  *計算機利用
準シソーラス用語： *回路トポロジー ,  *高性能計算

分類 (1件)： 計算機網  (JC03000K)

タイトルに関連する用語 (4件)： HPC ,  インターコネクト ,  ショートカット ,  トポロジ