文献

J-GLOBAL ID：201202206547574839   整理番号：12A1717242

ウェハレベルで集積化された受動素子技術を使った直流消費電力10mWの5.2GHzで2.1dBの雑音指数のCMOS低雑音増幅器

2.1 dB noise figure 5.2 GHz CMOS low noise amplifier using wafer-level integrated passive device technology with a DC power consumption of 10 mW

著者 (4件)： LIN K.-C. (National Central Univ., Jhongli City, TWN) ,  CHIOU H.-K. (National Central Univ., Jhongli City, TWN) ,  CHANG D.-C. (National Applied Res. Lab., Hsinchu, TWN) ,  JUANG Y.-Z. (National Applied Res. Lab., Hsinchu, TWN)
資料名： IET Microwaves, Antennas & Propagation  (IET Microwaves, Antennas & Propagation)
巻： 6  号： 11  ページ： 1286-1290  発行年： 2012年08月21日 
JST資料番号： C0988C  ISSN： 1751-8725  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 入力の整合回路に使われるインダクタを薄膜プロセスによりガラス基板上に構成し,半導体基板による損失を防ぎ,5.2GHzで27という高いQ値を実現した。これをフリップチップボンディングにより0.18μmCMOS基板に取り付けた。CMOSの寄生素子も含む等価回路を導出し,シミュレーションにより雑音指数とQ値の関係を求め,20以上のQ値が必要であることを示した。さらに,シミュレーション結果と実測値のよい一致を示した。

シソーラス用語： *低雑音増幅器 ,  半導体プロセス ,  *雑音指数 ,  *消費電力 ,  回路部品 ,  ICパッケージ
準シソーラス用語： *CMOSプロセス ,  *ウエハレベルチップスケールパッケージ ,  受動素子

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (7件)： 集積 ,  受動素子 ,  直流 ,  消費電力 ,  雑音指数 ,  CMOS ,  低雑音増幅器