抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
寸法が数~数百nm程度の構造体や材料では,これまでにない新たな現象が発現する。近年,この現象を新規デバイスに応用する取り組みが活発化しており,応用への展開も見えてきた。そこで,本小特集では,ナノデバイスの研究動向と今後の展望を初学者に分かりやすく解説した。本稿では,シリコンナノワイヤ技術によるCMOSFETの微細化について解説する。MOSFET微細化では,ソースからドレーンへの漏れ電流抑制が重要となる。漏れ電流を抑制するには,ドレーン電位の影響を受け正電荷になる領域(空乏層)の進展を抑制すればよく,チャネルを円筒状にしてナノワイヤとし,周りをぐるりとゲート電極で囲めば更に制御性が良くなる。これが,シリコンナノワイヤFETである。シリコンナノワイヤFETの製作プロセスは,SOIウェーハの薄膜シリコン層を酸化などで所望の厚さにした後にリソグラフイーを用いてシリコンの細線を形成する。この細線がナノワイヤとなる。中空にしてナノワイヤ下部にもゲート電極を設けるためにはシリコンの細線を酸化して,細線下部の酸化膜をエッチング除去すればよい。量産性に関しては大きな問題がなく,ワイヤを用いることによって平面形で用いられているオフ電流抑制のための複雑な構造・工程を省略でき,工程数も少なくなる。また現状のシリコンCMOSラインの装置とプロセスをほとんどそのまま用いることができるのも大きな利点である。そのため,既にインテルは22nm世代からトライゲート形のナノワイヤ形のシリコンFETの導入を,またTSMCなどのファウンドリー系の会社は18nm世代辺りからシリコンナノワイヤFETの導入を決めている。今後少なくとも8nm世代辺りまではシリコンナノワイヤFETを用いて乗り切ることができると考えられており,更にその先まで集積回路に用いるFETの微細化が進むとすれば,究極の限界までシリコンナノワイヤ構造がMOSFETの主流技術となる可能性も高い。
