文献

J-GLOBAL ID：201202213570267192   整理番号：12A0954482

多重プログラム化メニーコアプロセッサのキャッシュ競合とスループットのモデリング

Modeling Cache Contention and Throughput of Multiprogrammed Manycore Processors

著者 (2件)： CHEN Xi E. (NVIDIA Corp., OR) ,  AAMODT Tor M. (Univ. British Columbia, BC, CAN)
資料名： IEEE Transactions on Computers  (IEEE Transactions on Computers)
巻： 61  号： 7  ページ： 913-927  発行年： 2012年07月 
JST資料番号： C0233A  ISSN： 0018-9340  CODEN： ICTOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： メニーコア・プロセッサに関して,2つの問題-性能モデルのためのシミュレーション時間の増加と,キャッシュ障害を軽減するための多様なワークロードのスケジューリング-があり,より良い解析モデル技法が有効である。並行スレッド数が共有キャッシュの連結性を超える場合について,マルチスレッド化メニーコア・プロセッサのキャッシュ競合とスループットのモデリング技法を提示した。個別アプリケーションのメモリアクセス特性を,循環シーケンスのプロファイリングによって分離して取得し,アクセス局所性の新しい測度を提案した。Niagaraプロセッサにおいてモデル評価を行い,Markov連鎖スループットモデルを提示した。総体的に提案モデルが予測した平均性能誤りは,サイクル精度シミュレータに対して8.3%で,幾つかのアプリケーション固有ワークロードに対して詳細シミュレータ同等の最適構成を発見し,さらに65倍の高速化を達成した。また,Sun Fire T1000上の検証では,実ハードウェアの性能を正確に予測することを示した。

シソーラス用語： *マイクロプロセッサ ,  *多重プログラミング ,  *解析モデル ,  *キャッシュメモリ ,  マルチスレッド ,  スループット ,  Markov連鎖 ,  並行処理 ,  シミュレータ ,  粒度 ,  局所性 ,  モデリング
準シソーラス用語： メニーコア・プロセッサ ,  キャッシュミス率 ,  キャッシュ競合 ,  細粒度

分類 (1件)： ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (6件)： 多重 ,  メニーコアプロセッサ ,  キャッシュ ,  競合 ,  スループット ,  モデリング