文献

J-GLOBAL ID：201202213721291813   整理番号：12A0531448

半絶縁基板上の4H-SiCラテラル高電圧デバイスの設計と製作

Design and Fabrication of 4H-SiC Lateral High-Voltage Devices on a Semi-Insulating Substrate

著者 (7件)： LEE Wen-Shan (National Tsing Hua Univ., Hisnchu, TWN) ,  CHU Kuan-Wei (National Tsing Hua Univ., Hisnchu, TWN) ,  HUANG Chih-Fang (National Tsing Hua Univ., Hisnchu, TWN) ,  LEE Lurng-Shehng (Industrial Technol. Res. Inst. Taiwan, Hisnchu, TWN) ,  TSAI Min-Jinn (Industrial Technol. Res. Inst. Taiwan, Hisnchu, TWN) ,  LEE Kung-Yen (National Taiwan Univ., Taipei, TWN) ,  ZHAO Feng (Washington State Univ., WA, USA)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 59  号： 3  ページ： 754-760  発行年： 2012年03月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 電荷補償原理に基づく4H-SiCラテラル高電圧デバイスを設計製作した。シミュレーションでは接合角部での電界集中を緩和するためにフィールドプレートが重要である。適切な長さのフィールドプレートを採用すると,ドリフト領域が100μmのシングルゾーン縮小表面電場(RESURF)デバイスのブレークダウン電圧(VB)は3360Vから5880Vに改善出来る。ツーゾーンRESURF構造では8000Vが可能である。この考え方に基づくラテラルデバイスの利点を示すためにツーゾーンRESURF領域のある4H-SiC JFETを製作した。製作したラテラル4H-SiC JFETのBVは4200Vであり,オン特性は比オン抵抗が454mΩ・cm²で閾値電圧が-9.2Vである。性能指数は38.8MW/cm²の高さである。

シソーラス用語： *高電圧 ,  表面電位 ,  電気的性質 ,  *炭化ケイ素 ,  不純物補償 ,  シミュレーション ,  *接合形FET ,  電圧 ,  オン抵抗 ,  性能指数 ,  素子構造 ,  電流電圧特性
準シソーラス用語： 4H-SiC ,  JFET ,  RESURF ,  フィールドプレート ,  ブレークダウン電圧 ,  電荷補償 ,  半絶縁性 ,  閾値電圧

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (4件)： 絶縁基板 ,  高電圧 ,  設計 ,  製作