システムレベル設計空間探索のための高速な性能評価フレームワーク

SHIBATA Seiya; SHIBATA Seiya; ANDO Yuki; HONDA Shinya; TOMIYAMA Hiroyuki; TAKADA Hiroaki

文献

J-GLOBAL ID：201202217172931363 整理番号：12A0368532

システムレベル設計空間探索のための高速な性能評価フレームワーク

A Fast Performance Estimation Framework for System-Level Design Space Exploration

出版者サイト {{ this.onShowPLink() }} 複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=12A0368532&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=12A0368532&from=J-GLOBAL&jstjournalNo=U0110A") }}

著者 (6件)： , , , , ,
資料名：
巻： 5 ページ： 44-54 (J-STAGE) 発行年： 2012年
JST資料番号： U0110A ISSN： 1882-6687 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：日本 (JPN) 言語：英語 (EN)

本稿では,システムレベルでの設計空間探索のための,高速性能評価フレームワークと性能評価法を提案した。埋込みシステムの複雑度が増大するにつれて,システムレベルでの設計空間探索は,以前よりさらに重要な役割を果たしてきている。システムレベル設計では,システム設計者は,プロセスおよびチャンネルのようなシステム機能性の記述から開始し,次に,プロセッサと専用のハードウェアモジュールを含む様々な処理エレメント(PE)へのそれらのマッピングを決定する。マッピング決定をシミュレーションまたはFPGAベースのプロトタイピングにより評価した。設計者は全ての設計要求が満足されるまで,マッピングと評価を繰り返す。評価時間を短縮するために,SystemBuilderと名付けた,筆者らのシステムレベル設計ツールと結合した,高速設計空間探索のフレームワークを開発して,SystemPerfEstと名付けた高速評価ツールを新たに開発した。SystemPerfEstはトレースベースのシミュレーション法に基づいている。トレースはSystemBuilderの結果として得て,このトレースをSystemPerfEstに円滑に供給した。設計候補の評価が約1秒で終了するので,SystemPerfEstを用いて数多くの設計候補の設計空間探索が,実用的な時間で実行できた。JPEGデコーダーシステムの設計空間探索に関するケーススタディにより,本フレームワークの効率性を実証した。(翻訳著者抄録)

, , , , , , , , ,
, , , ,

システム設計・解析 , ディジタル計算機方式一般 , CAD,CAM

引用文献 (16件)：

[1] Psyco, available from <http://psyco.sourceforge.net/>.
[2] TOPPERS Project, available from <http://www.toppers.jp/>.
[3] Cai, L., Gerstlauer, A. and Gajski, D.: Retargetable profiling for rapid, early system-level design space exploration, DAC (2004).
[4] Dömer, R., Gerstlauer, A., Peng, J., Shin, D., Cai, L., Yu, H., Abdi, S. and Gajski, D.: System-on-chip environment: A SpecC-based framework for heterogeneous MPSoC design, EURASIP Journal on Embedded Systems, Vol.2008, pp.1-13 (2008).
[5] Y Explorations, Inc.: eXCite, available from <http://www.yxi.com/index.html>.

, ,

前のページに戻る