文献

J-GLOBAL ID：201202218509703224   整理番号：12A0707175

BLAKE-256,BLAKE-512のコンパクトな統合実装

著者 (3件)： 山崎哲平 (筑波大 大学院システム情報工学研究科) ,  BEUCHAT Jean-Luc (筑波大 大学院システム情報工学研究科) ,  岡本栄司 (筑波大 大学院システム情報工学研究科)
資料名： 電子情報通信学会論文誌 A  (IEICE Transaction on Fundamentals of Electronics, Communications and Computer Sciences (Japan Edition))
巻： J95-A  号： 5  ページ： 416-424  発行年： 2012年05月01日 
JST資料番号： S0621A  ISSN： 0913-5707  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 我々は,“Compact Implementations of BLAKE-32 and BLAKE-64 on FPGA”において,SHA-3の最終候補アルゴリズムの一つであるBLAKEのコンパクト実装をFPGAに対して行った。この実装においては,G_i関数のうちの四つが並列計算が可能であることを利用したインタリーブ処理,4ステージのパイプライン処理を用いて高周波数を実現するとともに,最適化されたスケジューリングによってパイプラインバブルを除去し,スループットを向上させた。本論文ではその拡張として,異なるビット長の処理単位を用いるBLAKE-256とBLAKE-512のアーキテクチャを統合し,双方の計算をコントロールビットの切換によって行える,コンパクトで高速な実装を新たに提案する。この実装においてはBLAKE-256/512の処理の共通部分に着目し,回路を共有することで回路規模の縮小を図り,BLAKE-512とほぼ変わらないコストで二つのハッシュ関数を計算できる統合アーキテクチャを実現する。(著者抄録)

シソーラス用語： *暗号 ,  コンピュータセキュリティ ,  *実装 ,  FPGA ,  ハッシュ関数
準シソーラス用語： *ハードウェア実装 ,  アーキテクチャ

分類 (2件)： 符号理論  (ND02030R) ,  データ保護  (JD01020V)

引用文献 (8件)：

• J.-P. Aumasson, L. Henzen, W. Meier, and R. Phan,“SHA-3 proposal BLAKE (version 1.4),” 2011, available at http://csrc.nist.gov/groups/ST/hash/sha-3/Round3/submissions_rnd3.html.
• J.-L. Beuchat, E. Okamoto, and T. Yamazaki,“Compact Implementations of BLAKE-32 and BLAKE-64 on FPGA,” 2010 International Conference on Field-Programmable Technology, Dec.2010
• B. Baldwin, A. Byrne, L. Lu, M. Hamilton, N. Hanley, NI. O’Neill, and W. Marnane,“A hardware wrapper for the SHA-3 hash algorithms,” 2010, cryptology ePrint Archive, Report 2010/124.
• B. Jungk, S. Keith, and J. Apfclbcck,“On optimized FPGA implementations of the SHA-3 candidate Grφstl,” 2009, cryptology ePrint Archive, Report 2009/206.
• B. Jungk and S. Reith,“On FPGA-based implementations of Grφstl,” 2010, cryptology ePrint Archive, Report 2010/260.

タイトルに関連する用語 (2件)： 統合 ,  実装