文献

J-GLOBAL ID：201202218843419715   整理番号：12A0607534

CMOS暗号回路に適した安全性解析法

A proper security analysis method for CMOS cryptographic circuits

著者 (3件)： TAKAHASHI Yoshio (NTT DATA Corp., Res. and Dev. Headquarters) ,  TAKAHASHI Yoshio (Graduate School of Environment and Information Sciences, Yokohama National Univ.) ,  MATSUMOTO Tsutomu (Graduate School of Environment and Information Sciences, Yokohama National Univ.)
資料名： IEICE Electronics Express (Web)  (IEICE Electronics Express (Web))
巻： 9  号： 6  ページ： 458-463 (J-STAGE)  発行年： 2012年 
JST資料番号： U0039A  ISSN： 1349-2543  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 電力差分解析(DPA)の目的は,サイドチャネル情報として暗号装置の電力消費を解析することにより暗号装置の秘密鍵を明らかにすることである。以前の研究では遷移確率に基づく電力消費モデルを用いて耐DPEを評価しているが,このモデルの適正は十分に確認されていなかった。本文では,電力消費情報についての二つの実験を正確に示し,DPA対策の一つであるランダムスイッチングロジックは実際にはDPAに対して安全では無いことを示す。(翻訳著者抄録)

シソーラス用語： *CMOS構造 ,  *電子回路 ,  *安全解析 ,  *暗号装置 ,  *電力消費 ,  解析 ,  暗号鍵 ,  秘密鍵暗号 ,  遷移確率 ,  解析モデル ,  *安全評価 ,  ECM【通信】 ,  *アナログ回路 ,  回路シミュレーション ,  論理 ,  NOR回路 ,  ゲート回路 ,  NAND回路 ,  サイバー攻撃 ,  逆探 ,  *MOS構造
準シソーラス用語： RSL ,  サイドチャネル攻撃 ,  暗号回路 ,  電力差分解析

分類 (2件)： 集積回路一般  (NC03161C) ,  データ保護  (JD01020V)

引用文献 (8件)：

• [1] P. Kocher, J. Jaffe, and B. Jun, “Differential Power Analysis,” CRYPTO '99, LNCS 1666, pp. 388-397, Springer, Aug. 1999.
• [2] T. Ishihara and H. Yasuura, “On Accuracy of Switch Level Power Estimation for CMOS LSI Circuits,” IPSJ, vol. 95, no. 54, pp. 23-30, 1995.
• [3] S. Mangard, E. Oswald, and T. Popp, Power Analysis Attacks - Revealing the Secrets of Smart Cards, Springer, 2007, ISBN-13:978-0387308579.
• [4] D. Suzuki, M. Saeki, and T. Ichikawa, “Random Switching Logic: A New Countermeasure against DPA and Second-Order DPA at the Logic Level,” IEICE Trans. Fundamentals, vol. E90-A, no. 1, pp. 160-168, 2007.
• [5] K. J. Kulikowski, M. G. Karpovsky, and A. Taubin, “Power Attacks on Secure Hardware Based on Early Propagation of Data,” 12th IEEE International On-Line Testing Symposium, pp. 131-138, July 2006.

タイトルに関連する用語 (3件)： CMOS ,  暗号回路 ,  安全性解析