文献

J-GLOBAL ID：201202231557908985   整理番号：12A1589405

TSVとマイクロインサーツ相互接続に基づく薄いチップの三次元マルチスタッキング

3D Multi-stacking of Thin Dies based on TSV and Micro-inserts Interconnections

著者 (11件)： SOURIAU Jean-Charles (LETI, ICEA, GRENOBLE, FRA) ,  CASTAGNE Laetitia (LETI, ICEA, GRENOBLE, FRA) ,  LIOTARD Jean-Luc (ST-Microelectronics, Rousset, FRA) ,  INAL Karim (ENSM, Gardanne, FRA) ,  MAZUIR Jessica (ENSM, Gardanne, FRA) ,  LE TEXIER Francois (ENSM, Gardanne, FRA) ,  FRESQUET Gilles (Fogale, Nimes, FRA) ,  VARVARA Maxime (SPTS Technol. sas., Annecy-le-Vieux, FRA) ,  LAUNAY Nicolas (SPTS Technol. sas., Annecy-le-Vieux, FRA) ,  DUBOIS Beatrice (Gemalto, Gardanne, FRA) ,  MALIA Thierry (Gemalto, Gardanne, FRA)
資料名： Proceedings. Electronic Components & Technology Conference  (Proceedings. Electronic Components & Technology Conference)
巻： 62nd Vol.2  ページ： 1047-1053  発行年： 2012年 
JST資料番号： H0393A  ISSN： 0569-5503  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： TSVとマイクロインサーツ相互接続に基づく三次元集積回路(3D IC)技術について報告した。ファンドリメーカーのプロセスを変更する必要のないビアラスト方法を採用した。プロセス開発には50μm厚のデージーチェイン配線を持つテストビヒクルを使用した。TSV形成,Ni(1μm)/Sn(5μm)のバンプ形成,ウエハスタッキングを含むプロセスを詳細に述べた。スタッキングの最小間隙は30μmで200TSV/mm²まで可能である。これらの技術はスマートカードのプロトタイプ製作に応用した。

シソーラス用語： バイアホール ,  高密度実装 ,  多層配線 ,  *集積回路 ,  三次元 ,  相互接続 ,  *バンプ ,  積層構造 ,  スマートカード
準シソーラス用語： TSV【配線】 ,  *三次元集積回路

分類 (2件)： 混成集積回路  (NC03163K) ,  固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (4件)： TSV ,  相互接続 ,  マルチ ,  スタッキング