文献

J-GLOBAL ID：201202237200461182   整理番号：12A1510414

SOIトンネル電界効果トランジスタのためのDCコンパクトモデル

DC Compact Model for SOI Tunnel Field-Effect Transistors

著者 (3件)： BHUSHAN Bharat (Applied Materials, Singapore) ,  NAYAK Kaushik (Indian Inst. Technol. Bombay, Mumbai, IND) ,  RAO V.Ramgopal (Indian Inst. Technol. Bombay, Mumbai, IND)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 59  号： 10  ページ： 2635-2642  発行年： 2012年10月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： トンネル電界効果トランジスタ(TFET)は低スタンバイパワーの目的で従来のMOSFETに置き代わる有力デバイスである。しかし,オン電流が小さいことが問題で,良いコンパクトモデルが無いためにTFETを含む回路シミュレーションが制約されている。本稿はSOI TFETの物理ベースdcコンパクトモデルをランダウア法を使って開発した。閾値電圧,チャネル中の電荷Q,ゲート容量,ドレイン電流,サブ閾値スイング,相互コンダクタンス,出力コンダクタンスなどのパラメータをモデル化した。モデルはTFETで見られる低サブ閾値スイング値を予測し,TCAD結果と良い一致を示した。急峻接合の様々なTFET構造に対してTCADシミュレーションを使ってモデル検証を行った。コンパクトモデル予測はTCADシミュレーション結果と良く一致していた。

シソーラス用語： 電子遷移 ,  *トンネル効果 ,  半導体 ,  電力 ,  MOSFET ,  モデリング ,  CAD【計算機】 ,  *FET【トランジスタ】 ,  WKB法 ,  SOI構造 ,  回路シミュレーション ,  素子構造 ,  バンド構造 ,  電流電圧特性 ,  CMOS
準シソーラス用語： TCAD ,  *TFET ,  *コンパクトモデル ,  トンネリング ,  バンド間遷移 ,  待機電力

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (4件)： SOI ,  トンネル電界効果トランジスタ ,  DC ,  コンパクトモデル