文献

J-GLOBAL ID：201202240723385421   整理番号：12A0597887

疎水性単分子膜を用いたシリコンチップのセルフアライメント

著者 (6件)： 中野裕太 (東京理大) ,  中野裕太 (産業技術総合研 集積マイクロシステム研究セ) ,  魯健 (産業技術総合研 集積マイクロシステム研究セ) ,  高木秀樹 (産業技術総合研 集積マイクロシステム研究セ) ,  早瀬仁則 (東京理大) ,  前田龍太郎 (産業技術総合研 集積マイクロシステム研究セ)
資料名： 精密工学会大会学術講演会講演論文集  (精密工学会大会シンポジウム資料集)
巻： 2012  号： 春季(CD-ROM)  ページ： ROMBUNNO.N37  発行年： 2012年03月01日 
JST資料番号： Y0914A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 異種デバイスを集積化したマイクロ融合システムを実現するため,個別チップを効率的に集積化する技術が求められている。我々は,ウェハレベルChip-to-Wafer集積化プロセスを目標に,水の表面張力によりキャリアウェハ上にチップを高速高精度に配置するセルフアライメント手法の検討を進めている。リフトオフによりパターニングされた疎水性単分子膜(FDTS-SAM)を用い,1μmの位置決め精度を達成した。(著者抄録)

シソーラス用語： *半導体チップ ,  疎水性 ,  *自己整合 ,  ウエハ【IC】 ,  集積 ,  精度
準シソーラス用語： *シリコンチップ ,  単分子膜 ,  位置決め精度

分類 (1件)： 固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (4件)： 疎水性 ,  単分子膜 ,  シリコンチップ ,  セルフアライメント