文献

J-GLOBAL ID：201202254022479295   整理番号：12A0655791

1b雑音成形ΔΣTDCによる2GHz分数NディジタルPLL

A 2GHz Fractional-N Digital PLL with 1b Noise Shaping ΔΣ TDC

著者 (4件)： JEE Dong-Woo (Pohang Univ. Sci. and Technol. (POSTECH), Kyungbuk, KOR) ,  SEO Young-Hun (Pohang Univ. Sci. and Technol. (POSTECH), Kyungbuk, KOR) ,  PARK Hong-June (Pohang Univ. Sci. and Technol. (POSTECH), Kyungbuk, KOR) ,  SIM Jae-Yoon (Pohang Univ. Sci. and Technol. (POSTECH), Kyungbuk, KOR)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 47  号： 4  ページ： 875-883  発行年： 2012年04月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： PLLでTDCとDCOはアナログとディジタルを結ぶ回路ブロックなので,これらの変換誤差が出力周波数のスペクトル性能を低下させる。TDCはDCOと比較して解像度,線形性,変換幅を高めるのが難しい。本稿は低電力雑音成形ΔΣTDCと,その分数NディジタルPLLへの応用を記す。単純構造の単一遅延Δ変調器にチャージポンプのΣ変調器を付けて,TDC入力が信号情報を損なうことなくΔΣ変調された単一ビットストリームに変換される。TDCのΔΣアーキテクチャが線形性と解像度の変換性能を効果的に改善している。TDCのΔ遅延量をダウンスケールすることによって,信号伝達関数(STF)の帯域幅と雑音伝達関数(NTF)の通過帯域利得はΔΣ変調器(DSM)雑音を小さい値に成形することが出来,ループフィルタで簡単にフィルター除去できる。DPLLの帯域内位相雑音は500kHzオフセットで-107dBc/Hzであり,帯域外位相雑音は3MHzオフセットで-118.5dBc/Hzである。

シソーラス用語： *ΔΣ変調 ,  *位相同期ループ ,  周波数シンセサイザ ,  *信号処理 ,  位相雑音 ,  信号変換器 ,  伝達関数 ,  濾波器 ,  量子化雑音 ,  量子化器
準シソーラス用語： ディジタルPLL ,  ループフィルタ ,  *雑音成形 ,  時間ディジタル変換器

分類 (1件)： 発振回路  (NC05020Y)

タイトルに関連する用語 (4件)： 雑音成形 ,  TDC ,  分数 ,  ディジタルPLL