文献

J-GLOBAL ID：201202257158472765   整理番号：12A1729614

CMOS技法における配線ストレスセンシングのための機械的電気的計測と関連テスト構造

Mechanical-Electrical Measurements and Relevant Test Structures for Sensing Interconnect Stress Effects in CMOS Technology

著者 (5件)： BLAYAC Sylvain (Ecole de Mines de Saint-Etienne, Gardanne, FRA) ,  RIVERO Christian (STMicro-electronics, Rousset, FRA) ,  FORNARA Pascal (STMicro-electronics, Rousset, FRA) ,  LOPEZ Laurent (STMicro-electronics, Rousset, FRA) ,  DEMANGE Nicolas (STMicro-electronics, Rousset, FRA)
資料名： IEEE Transactions on Semiconductor Manufacturing  (IEEE Transactions on Semiconductor Manufacturing)
巻： 25  号： 4  ページ： 564-570  発行年： 2012年11月 
JST資料番号： T0521A  ISSN： 0894-6507  CODEN： ITSMED  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： CMOS技術では,金属配線密度と同様に,集積度の向上が,シリコンレベルで不均一な機械的ストレス場を生み,それが回路の電気的性能の変化を増大させている。本稿では,均一な機械的ストレス場が,CMOS回路とデバイスに及ぼす影響について調査した。チップに機械的ストレスを与えて,電気的測定を行うための特別なテストベンチと測定法を開発した。これによって,機械的ストレスによるクロック発生器の周波数変化とEEPROMの保持性能の変化を観測した。また,ピエゾ抵抗法によるテスト構造を作成し,金属配線が,キャリア移動度に与える影響を調査した。差分計測と統計的分析により,抵抗の微小な系統的不整合を観測した。現在,テスト構造は,量産ウエハに搭載されている。

シソーラス用語： *ストレス ,  検出 ,  計測 ,  *テスト構造 ,  *配線 ,  EEPROM ,  保持容量 ,  電気抵抗 ,  信号発生器 ,  CMOS
準シソーラス用語： クロック発生器 ,  センシング ,  ピエゾ抵抗 ,  保持性能

分類 (1件)： 固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (6件)： CMOS ,  技法 ,  ストレス ,  センシング ,  計測 ,  テスト構造