文献
J-GLOBAL ID:201202264923786184   整理番号:12A1390623

アナログ回路の変動性承知SVMマクロモデルベース設計中心付け

Variability aware SVM macromodel based design centering of analog circuits
著者 (4件):
資料名:
巻: 73  号:ページ: 77-87  発行年: 2012年10月 
JST資料番号: W0439A  ISSN: 0925-1030  CODEN: AICPEF  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
設計調整(design centering)は,デバイスおよび設計パラメータの変動にもかかわらず回路の増加したパラメータ収率を得る手段のために用いられる言葉である。ナノメータ方式におけるプロセス変動性は,これらのデバイスおよび設計パラメータにおける変動中に現われる。アナログ回路の設計スペース調査の間,良い収率の設計事例を見付ける方法が必要とされる;これは,回路が統計的変動の影響でも作製後の仕様に従って機能することを保証する。一連のデバイス-設計パラメータの公称値をもつことにより識別された回路設計の与えられた事例に対する回路性能を評価する必要がある。与えられた回路トポロジーに対して種々のサイズをもつ多くの事例が調査される必要がある。HSPICEは非常に計算を駆使している。その代わりに,サポートベクトルマシン(SVM)に基づくアナログ回路用のマクロモデル法を採用した。それは収率最適化ループ間の種々の寸法のそのような回路の性能の有効な評価を可能にする。これらの性能マクロモデルは,SPICEと同様に正確で,同時に,最適収率でアナログ回路のサイジングにおける使用に対して時間効率が良いことが分かった。プロセス変動性承知SVMマクロモデルは,初めて養成され,そして,種々の回路の設計調整のための遺伝的アルゴリズムループ内で用いられ,その結果,最適収率をもつサイズ回路事例となった。後回路調整,サイズ回路は作製についての仕様により,機能を提供することはできる。プロセス変動性解析ツールとしてのこの設計調整方法の用途を,種々の回路,例えば,90nm UMC技術で描いたレイアウトの2段演算増幅器,電圧制御発振器,および混合回路について説明した。Copyright 2011 Springer Science+Business Media, LLC Translated from English into Japanese by JST.
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る