文献

J-GLOBAL ID：201202266820505163   整理番号：12A1143558

0.11μm標準CMOSにおける分割及びビンニング画素構造による1920×1080 3.65μm-画素2D/3Dイメージセンサ

A 1920×1080 3.65-μm-Pixel 2D/3D Image Sensor with Split and Binning Pixel Structure in 0.11μm Standard CMOS

著者 (6件)： KIM Seong-Jin (Samsung Advanced Inst. Technol., Yongin, KOR) ,  KANG Byongmin (Samsung Advanced Inst. Technol., Yongin, KOR) ,  KIM James D. K. (Samsung Advanced Inst. Technol., Yongin, KOR) ,  LEE Keechang (Samsung Advanced Inst. Technol., Yongin, KOR) ,  KIM Chang-Yeong (Samsung Advanced Inst. Technol., Yongin, KOR) ,  KIM Kinam (Samsung Advanced Inst. Technol., Yongin, KOR)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 2012  ページ： 396-397,397A  発行年： 2012年 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： PINフォトダイオード画素アレイを用いた2D/3D CMOSイメージセンサ(CIS)を開発した。カラー及び奥行画像の両者に対して時間分割読出し方式を用い,CISを再設計して画素を小型化し,高感度化した。PINダイオードによって高信頼奥行情報を得るため,奥行き画素を8つの小片に分割して電荷転送を高速化し,複調した電子を一つのノードに併合して位相遅れを測定可能にした。

シソーラス用語： 画素 ,  *イメージセンサ ,  *カラー画像 ,  *距離画像 ,  時分割処理 ,  小型化 ,  高感度 ,  高速化 ,  素子構造
準シソーラス用語： CMOSイメージセンサ ,  CMOS集積回路 ,  PINフォトダイオード ,  位相遅れ ,  奥行 ,  三次元画像 ,  電子回路設計 ,  読出回路 ,  二次元画像

分類 (1件)： 撮像・録画装置  (ND12032E)

タイトルに関連する用語 (7件)： 標準 ,  CMOS ,  ビンニング ,  画素構造 ,  画素 ,  2D ,  3Dイメージ