文献

J-GLOBAL ID：201202269114728221   整理番号：12A0224393

UTB及びUTBB SOI MOSFETにおけるDIBLの拡張マスタモデリング

Extended MASTAR Modeling of DIBL in UTB and UTBB SOI MOSFETs

著者 (8件)： MD ARSHAD Mohd Khairuddin (Univ. catholique de Louvain (UCL), Louvain-la-Neuve, BEL) ,  MD ARSHAD Mohd Khairuddin (Universiti Malaysia Perlis, Kangar, MYS) ,  RASKIN Jean-Pierre (Univ. catholique de Louvain (UCL), Louvain-la-Neuve, BEL) ,  KILCHYTSKA Valeriya (Univ. catholique de Louvain (UCL), Louvain-la-Neuve, BEL) ,  ANDRIEU Francois (Leti, CEA, Grenoble, FRA) ,  SCHEIBLIN Pascal (Leti, CEA, Grenoble, FRA) ,  FAYNOT O. (Leti, CEA, Grenoble, FRA) ,  FLANDRE Denis (Univ. catholique de Louvain (UCL), Louvain-la-Neuve, BEL)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 59  号： 1  ページ： 247-251  発行年： 2012年01月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 極薄シリコンボディ(UTB)及び極薄シリコンボディ薄膜埋め込み酸化膜(UTBB) SOI MOSFETのドレイン誘起障壁低下(DIBL)を解析しモデル化する。基板がアキュムレーションあるいはインバージョンの時には,チャネル深さがDIBLを制御する最も重要な要素である。一方,基板が空乏している時には,基板の空間電荷厚みが重大なパラメータである。UTTBデバイスは,基板空乏条件ではトランジスタチャネル下の実効絶縁層を通した結合が増すため,低いDIBLの特徴を失う。マスタ方程式を拡張した提案モデルは実験のDIBLと一致を示した。

シソーラス用語： *MOSFET ,  *SOI構造 ,  モデリング ,  障壁 ,  埋込み【挿入】 ,  酸化膜
準シソーラス用語： アキュムレーション ,  インバージョン

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (6件)： SOI ,  MOSFET ,  DIBL ,  拡張 ,  マスタ ,  モデリング