文献

J-GLOBAL ID：201202269525799243   整理番号：12A1143490

9nm CMOSにおける6.7MHz~1.24GHz,0.0318mm²,高速同期,全ディジタルDLL

A 67MHz-to-1.24GHz 0.0318mm² Fast-Locking All-Digital DLL in 90nm CMOS

著者 (4件)： HSIEH Min-Han (National Taiwan Univ., Taipei, TWN) ,  CHEN Liang-Hsin (National Taiwan Univ., Taipei, TWN) ,  LIU Shen-Iuan (National Taiwan Univ., Taipei, TWN) ,  CHEN Charlie Chung-Ping (National Taiwan Univ., Taipei, TWN)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 2012  ページ： 244-245,245A  発行年： 2012年 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 位相追跡遅延ユニット(PTDU)手法に基づいた6.7MHz~1.24GHz,0.0318mm²,高速同期全ディジタルDLL(ADDLL)を,90nm CMOS技術により実現した。PTDU手法の考え方の中心は,長い逐次結合遅延セルをNORゲーテッド・リング発振器で置き換えることにあると述べた。TSMC 90nm 1.2V CMOS技術で作製したテストチップの性能を測定し,考察した。動作周波数は6.7MHz~1.24GHzの範囲であり,測定ジッタは,1.24GHzにおいて2.22ps,6.7MHzにおいて40psであると述べた。消費電力は,1.24GHzで14.5mWであった。

シソーラス用語： *同期回路 ,  ディジタル回路 ,  ディジタル方式 ,  回路合成 ,  回路特性 ,  CMOS構造 ,  遅延回路
準シソーラス用語： 遅延同期ループ

分類 (1件)： その他の電子回路  (NC05090X)

タイトルに関連する用語 (3件)： CMOS ,  ディジタル ,  DLL