文献

J-GLOBAL ID：201202269744565525   整理番号：12A0224387

回路シミュレーションのための単一電子メモリの静的及び動的モデリング

Static and Dynamic Modeling of Single-Electron Memory for Circuit Simulation

著者 (9件)： XUAN Wei (Univ. Lyon, Villeurbanne, FRA) ,  BEAUMONT Arnaud (Univ. Lyon, Villeurbanne, FRA) ,  GUILMAIN Marc (Univ. Sherbrooke, QC, CAN) ,  BOUNOUAR Mohamed-Amine (Univ. Lyon, Villeurbanne, FRA) ,  BOUNOUAR Mohamed-Amine (Univ. Sherbrooke, QC, CAN) ,  BABOUX Nicolas (Univ. Lyon, Villeurbanne, FRA) ,  ETZKORN James (Univ. Lyon, Villeurbanne, FRA) ,  DROUIN Dominique (Univ. Sherbrooke, QC, CAN) ,  CALMON Francis (Univ. Lyon, Villeurbanne, FRA)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 59  号： 1  ページ： 212-220  発行年： 2012年01月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 単一電子メモリ(SEM)に対する二つのコンパクトなモデルを提案し,プログラムSIMONを用いた比較によって証明した。このアプローチはマスタ方程式法とオーソドックス理論に基づく。各々のモデルに対する特定で効率的なアルゴリスムを提案した。最初のモデルは静的であり,メモリドット上の電子の最終の数を直接計算する。二番目のモデルは動的であり,蓄積電荷の変化を評価するために,全ての電子トンネルエベントを評価し,書込みあるいは保持時間を決定する。静的及び動的モデルの二つともVerilog-A言語で書かれ,IC設計フレームワークの中で動く。このSEMモデルは最適バイアス戦略とメモリアーキテクチャを見出すために,回路シミュレーションにとって魅力的である。

シソーラス用語： *半導体集積回路 ,  *半導体メモリ ,  回路シミュレーション ,  モデリング ,  Coulombブロッケード ,  ハードウェア記述言語 ,  マスタ方程式
準シソーラス用語： Verilog ,  単一電子

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： 回路シミュレーション ,  単一電子 ,  動的モデリング