文献

J-GLOBAL ID：201202273619235219   整理番号：12A1547904

新しい自己整合独立制御二重ゲート(IDG)文字列選択トランジスタ(SSL)により復号化された高ピッチ拡張可能3D垂直ゲート(VG)NANDフラッシュ

A Highly Pitch Scalable 3D Vertical Gate (VG) NAND Flash Decoded by a Novel Self-Aligned Independently Controlled Double Gate (IDG) String Select Transistor (SSL)

著者 (11件)： CHEN Chih-Ping (Macronix International Co., Ltd., Hsinchu, TWN) ,  LUE Hang-Ting (Macronix International Co., Ltd., Hsinchu, TWN) ,  CHANG Kuo-Pin (Macronix International Co., Ltd., Hsinchu, TWN) ,  HSIAO Yi-Hsuan (Macronix International Co., Ltd., Hsinchu, TWN) ,  HSIEH Chih-Chang (Macronix International Co., Ltd., Hsinchu, TWN) ,  CHEN Shih-Hung (Macronix International Co., Ltd., Hsinchu, TWN) ,  SHIH Yen-Hao (Macronix International Co., Ltd., Hsinchu, TWN) ,  HSIEH Kuang-Yeu (Macronix International Co., Ltd., Hsinchu, TWN) ,  YANG Tahone (Macronix International Co., Ltd., Hsinchu, TWN) ,  CHEN Kuang-Chao (Macronix International Co., Ltd., Hsinchu, TWN) ,  LU Chih-Yuan (Macronix International Co., Ltd., Hsinchu, TWN)
資料名： Digest of Technical Papers. Symposium on VLSI Technology  (Digest of Technical Papers. Symposium on VLSI Technology)
巻： 2012  ページ： 91-92  発行年： 2012年 
JST資料番号： A0035B  ISSN： 0743-1562  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 垂直スタッキングにも関わらず,3D NANDフラッシュの横スケーリングは著しく重要性が増している。自己整合IDG文字列選択トランジスタ(SSL)復号化方法による三次元(3D)VG NANDを提案した。VG 3D NANDアーキテクチャは密なピッチワード線およびビット線により作製されたアレー付きの従来のNAND配置に似ている。最初に,3Xnm半ピッチ3D NANDを実証した。3Xnm半ピッチTFT素子の優れた性能は3D VGアーキテクチャの高い実現可能性を示した。

シソーラス用語： 自己整合 ,  ゲート【半導体】 ,  トランジスタ ,  復号化 ,  ピッチ【機械要素】 ,  *フラッシュメモリ ,  三次元
準シソーラス用語： 独立制御二重ゲート ,  文字列選択トランジスタ ,  垂直ゲート ,  *NANDフラッシュ

分類 (1件)： 記憶装置  (JC04060F)

タイトルに関連する用語 (12件)： 自己整合 ,  二重ゲート ,  文字列 ,  トランジスタ ,  SSL ,  復号 ,  ピッチ ,  拡張 ,  3D ,  垂直 ,  ゲート ,  NANDフラッシュ