文献

J-GLOBAL ID：201202274066447740   整理番号：12A0003293

メモリ・テバイス用テスト生成ソフトウェア(Quick Test Director)によるTAT短縮の紹介

Proposal to reduce TAT through use of memory device test generating software

著者 (3件)： 興梠裕哉 (アドバンテスト) ,  豊田拓也 (アドバンテスト) ,  五十幡邦昭 (アドバンテスト)
資料名： Probo  (Probo)
号： 37  ページ： 45-50  発行年： 2011年12月08日 
JST資料番号： L1550A  資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： テスト・システムのハードウェア仕様やテスト言語に詳しくないエンジニアでもテスト作成を可能とするソフトウェアQuick Test Director(以下QTDと略)を開発した。QTDは特にFLASHメモリの設計部門で最も有効に活用できるように設計されている。ここでは,QTDで実現したTAT短縮のためのテスト生成の容易化について説明する。(著者抄録)

シソーラス用語： *CAD【計算機】 ,  *記憶素子 ,  *試験 ,  システム設計 ,  フラッシュメモリ
準シソーラス用語： *テスト生成 ,  高位設計

分類 (2件)： CAD,CAM  (JE10000A) ,  固体デバイス計測・試験・信頼性  (NC03040G)

引用文献 (1件)：

• [1]熊谷季久メモリ・デバイスにおける、仮想テストおよび設計-テスト間のリンクによるTAT短縮提案Probo32号

タイトルに関連する用語 (3件)： テスト生成 ,  ソフトウェア ,  TAT