文献

J-GLOBAL ID：201202277229567801   整理番号：12A1258021

低電力CMOSテクノロジーのためのナノスケール垂直および水平チャンネルの金属-酸化物-半導体電界トランジスタの共集積

Co-Integration of Nano-Scale Vertical- and Horizontal-Channel Metal-Oxide-Semiconductor Field-Effect Transistors for Low Power CMOS Technology

著者 (9件)： SUN Min-Chul (Seoul National Univ., Seoul, KOR) ,  SUN Min-Chul (Samsung Electronics Co. Ltd., Yongin, KOR) ,  KIM Garam (Seoul National Univ., Seoul, KOR) ,  KIM Sang Wan (Seoul National Univ., Seoul, KOR) ,  KIM Hyun Woo (Seoul National Univ., Seoul, KOR) ,  KIM Hyungjin (Seoul National Univ., Seoul, KOR) ,  LEE Jong-Ho (Seoul National Univ., Seoul, KOR) ,  SHIN Hyungcheol (Seoul National Univ., Seoul, KOR) ,  PARK Byung-Gook (Seoul National Univ., Seoul, KOR)
資料名： Journal of Nanoscience and Nanotechnology  (Journal of Nanoscience and Nanotechnology)
巻： 12  号： 7  ページ： 5313-5317  発行年： 2012年07月 
JST資料番号： W1351A  ISSN： 1533-4880  CODEN： JNNOAR  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 通常の平面MOSFETと垂直チャンネル二重ゲートMOSFETを共集積化してCMOS技法をSOI基板を使わずに20nmノード以下まで拡張する方法を提案した。両素子のゲートは同時に形成されることを実証した。TCADシミュレーションにより共集積垂直素子の利点を調べ,本体の大きさが20nm以下であれば,垂直素子は改善されたオフ電流制御とより大きなドライブ電流をもつことを確証した。混合モード回路シミュレーションより回路設計の観点からの利点を確認した。

シソーラス用語： *MOSFET ,  集積 ,  CAD【計算機】 ,  半導体 ,  *固体素子 ,  回路シミュレーション ,  CMOS
準シソーラス用語： TCAD ,  共集積 ,  電子素子

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (10件)： 低電力 ,  CMOS ,  テクノロジー ,  ナノスケール ,  垂直 ,  チャンネル ,  酸化物 ,  電界 ,  トランジスタ ,  集積