文献

J-GLOBAL ID：201202282018614238   整理番号：12A1387256

高位合成における回路分割の実装

Implementation of the circuit division for High-Level Synthesis

著者 (3件)： 國上太旗 (慶応大 理工) ,  宮島敬明 (慶応大 理工) ,  天野英晴 (慶応大 理工)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 112  号： 173(CPSY2012 9-30)  ページ： 55-60  発行年： 2012年07月26日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 近年,高位合成技術の発達によってField Programmable Gate Array(FPGA)などのリコンフィギャラブルデバイスの設計環境が改善されてきている。それにより,従来よりも大規模なアルゴリズムをFPGAに実装し,高速化を図る研究事例が増加してきている。特に,計算流体力学などの分野ではFPGAを用いたハードウェアオフローディングによる高速化が行われている。しかしながらFPGAには面積に制約があり,対象とするFPGAの容量を超えた面積の回路を実装することが困難である。さらに,演算器の使用数に制約などからそれ以上の高速化できないことがある。そこで,本研究では高位合成を用いて,回路を複数のFPGAに分割実装を行うことで,大規模な回路の実装を目指す。本稿では特に,計算回路の展開によって高速化を行うことを想定し,それに向けた回路の分割点算出手法と分割点の自動探索ツールの提案を行う。(著者抄録)

シソーラス用語： *システム設計 ,  回路設計 ,  *FPGA ,  *回路分割 ,  システムアーキテクチャ ,  *CAD【計算機】
準シソーラス用語： *高位合成 ,  リコンフィギャラブルアーキテクチャ

分類 (1件)： CAD,CAM  (JE10000A)

引用文献 (16件)：

• SPURZEM, R. Accelerating astrophysical particle simulations with programmable hardware (FPGA and GPU). IComputer Science, (2009). 2009
• Impulse accelerated technologies. Impulse C. http://www.impulsec.com/
• PELLERIN, David. C言語による実践的FPGAプログラミング. 2011
• WAKABAYASHI, Kazutoshi. Cyber Work Bench : Integrated Design Environment Based on C-based Behavior Synthesis and Verification. IEEE, 2005. 2005
• XU, Jimmy. Impulse C vs VHDL for Accelerating Tomographic Reconstruction. ACM/SIGDA Symposium on Field-Programmable Gate Array, 2010. 2010

タイトルに関連する用語 (3件)： 高位合成 ,  回路分割 ,  実装