文献

J-GLOBAL ID：201202286423210280   整理番号：12A0748224

Gather機能を有するHybrid Memory CubeのFPGAを用いた予備評価

Preliminary Evaluations for Hybrid Memory Cube with Gather Functions Using FPGA

著者 (4件)： 田邊昇 (東芝) ,  堀喬裕 (東京農工大) ,  NUTTAPON Boonyasitpichai (東京農工大) ,  中條拓伯 (東京農工大)
資料名： 情報処理学会研究報告(CD-ROM)
巻： 2011  号： 6  ページ： ROMBUNNO.HPC-133,NO.6  発行年： 2012年04月15日 
JST資料番号： Z0031C  ISSN： 2186-2583  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 多くの重点アプリケーションの性能に直結するByte/FLOPを現在より大幅に下げざるを得ないExa FLOPS級マシンにおいて,性能面と電力面の両面から,その対策が望まれている。本報告ではその対策としてGather機能を有するHybrid memory cube(HMC)について提案し,FPGAによる予備評価を行った。その結果,三次元実装向けのパラメータ空間において設計指針の妥当性を概ね裏付ける結果が得られた。Gather機能をHMCに実装することにより,配列の間接参照のスループットにおいて11~13倍の性能向上が得られることが確認された。回路規模は現時点での最新より2世代前の中規模FPGAで十分に実装できる範囲にあることを確認した。(著者抄録)

シソーラス用語： *ハイパーキューブ方式 ,  *FPGA ,  マイクロプロセッサ ,  *性能評価 ,  スループット ,  高速化 ,  改良 ,  実装設計 ,  ハイブリッド系 ,  *省エネルギー
準シソーラス用語： *Hybrid Memory Cube ,  性能向上

分類 (4件)： ディジタル計算機方式一般  (JC02010O) ,  専用演算制御装置  (JC04030Y) ,  計算機システム開発  (JD02010R) ,  エネルギー消費・省エネルギー  (LD01000B)

タイトルに関連する用語 (2件)： FPGA ,  評価