文献

J-GLOBAL ID：201202292504505535   整理番号：12A0674343

50GHzまでの市販品への適用のための低コストフリップチップオンボードパッケージの設計,製作と信頼性

Design, Fabrication, and Reliability of Low-Cost Flip-Chip-On-Board Package for Commercial Applications up to 50GHz

著者 (9件)： HSU Li-Han (National Chiao Tung Univ., Hsinchu, TWN) ,  OH Chee-Way (National Chiao Tung Univ., Hsinchu, TWN) ,  WU Wei-Cheng (National Chiao Tung Univ., Hsinchu, TWN) ,  CHANG Edward Yi (National Chiao Tung Univ., Hsinchu, TWN) ,  ZIRATH Herbert (Chalmers Univ. Technol., Goeteborg, SWE) ,  WANG Chin-Te (National Chiao Tung Univ., Hsinchu, TWN) ,  TSAI Szu-Ping (National Chiao Tung Univ., Hsinchu, TWN) ,  LIM Wee-Chin (National Chiao Tung Univ., Hsinchu, TWN) ,  LIN Yueh-Chin (National Chiao Tung Univ., Hsinchu, TWN)
資料名： IEEE Transactions on Components, Packaging, and Manufacturing Technology  (IEEE Transactions on Components, Packaging, and Manufacturing Technology)
巻： 2  号： 3/4  ページ： 402-409  発行年： 2012年03月 
JST資料番号： W0590B  ISSN： 2156-3950  CODEN： ITCPC8  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 通常のマイクロ波パッケージングでは,3レベルのパッケージが使われるため大きな反射損やRF特性の低下を生じている。本稿では,セラミックパッケージを使った1レベルのパッケージを省略できるhigh-k Rogers RO3210積層基板(ε_r=10.2)を使ったフリップチップオンボード(FCOB)パッケージング技術について報告した。RO3210基板上にコプレーナ導波路(CPW)とフリップチップバンプを形成した。この基板上にCPWラインパターン形成したGaAsチップをフリップチップボンディングした。この構造はリターンロス18dB,挿入損0.5dBを示した。一方,In_0.52Al_0.48As/In_0.6Ga_0.4AsメタモルフィックHEMTもdcから40GHzで1dBのわずかの劣化という優れた利得特性を示した。アンダーフィルをフリップチップ下に挿入したチップは熱サイクル試験では600サイクルまでの試験をパスし,市販品レベルでは問題ないことが分かった。

シソーラス用語： 原価低減 ,  *マイクロ波集積回路 ,  伝送損失 ,  誘電材料 ,  積層構造 ,  *コプレーナ導波路 ,  ヒ化ガリウム ,  減衰特性 ,  挿入損 ,  HEMT ,  試験 ,  熱サイクル ,  フリップチップ法 ,  ICパッケージ ,  利得 ,  超小形回路技術 ,  充填材料
準シソーラス用語： GaAs ,  high-k材料 ,  アンダーフィル ,  *フリップチップオンボード ,  マイクロ波IC ,  リターンロス ,  低コスト化 ,  熱サイクル試験 ,  反射損【電磁波】

分類 (2件)： 混成集積回路  (NC03163K) ,  固体デバイス材料  (NC03020K)

タイトルに関連する用語 (3件)： 市販品 ,  設計 ,  製作