特許

J-GLOBAL ID：201203015659144806

半導体装置

発明者： 加藤 清 ,  松嵜 隆徳 ,  長塚 修平 ,  井上 広樹
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願2011-155488
公開番号（公開出願番号）：特開2012-039106
出願日： 2011年07月14日
公開日（公表日）： 2012年02月23日
要約：

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供することを目的の一とする。【解決手段】トランジスタのオフ電流を十分に小さくすることができる材料、例えば、ワイドギャップ半導体である酸化物半導体材料を用いて半導体装置を構成する。トランジスタのオフ電流を十分に小さくすることができる半導体材料を用いることで、長期間にわたって情報を保持することが可能である。また、メモリセルアレイを有する半導体装置において、直列に接続された第1乃至第mのメモリセルに含まれる各ノードに生じる寄生容量の値を同等の値とすることで、安定して動作可能な半導体装置とする。【選択図】図1

請求項（抜粋）：

m本(mは2以上の整数)の書き込みワード線と、m本の読み出しワード線と、ビット線と、ソース線と、信号線と、前記ビット線と前記ソース線との間に直列に接続された第1乃至第mのメモリセルと、を有し、 前記第1乃至第mのメモリセルはそれぞれ、 第1のゲート電極、第1のソース電極、第1のドレイン電極および第1のチャネル形成領域を含む第1のトランジスタと、 第2のゲート電極、第2のソース電極、第2のドレイン電極および第2のチャネル形成領域を含む第2のトランジスタと、 容量素子と、を有し、 前記第1のチャネル形成領域は、前記第2のチャネル形成領域とは異なる半導体材料を含んで構成され、 前記第1乃至第mのメモリセルのそれぞれにおいて、前記第1のゲート電極と、前記第2のソース電極または前記第2のドレイン電極と、前記容量素子の電極の一方と、は電気的に接続されて電荷が保持されるノードを構成し、 前記第mのメモリセルのノードに生じる寄生容量の値は、第i(iは、1以上(m-1)以下の整数)のメモリセルのノードに生じる寄生容量の値の半分以上である半導体装置。

IPC (7件)：

H01L 27/108 ,  H01L 21/824 ,  H01L 29/786 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 11/405

FI (6件)：

H01L27/10 321 ,  H01L29/78 613B ,  H01L29/78 618B ,  H01L27/10 434 ,  H01L29/78 371 ,  G11C11/34 352B

Fターム (156件)：

5F083AD02 ,  5F083AD21 ,  5F083AD69 ,  5F083EP02 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP76 ,  5F083GA01 ,  5F083GA02 ,  5F083GA05 ,  5F083GA06 ,  5F083GA09 ,  5F083GA11 ,  5F083HA02 ,  5F083HA06 ,  5F083JA02 ,  5F083JA04 ,  5F083JA05 ,  5F083JA06 ,  5F083JA19 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA42 ,  5F083JA53 ,  5F083JA56 ,  5F083JA58 ,  5F083JA60 ,  5F083LA02 ,  5F083LA03 ,  5F083LA10 ,  5F083LA21 ,  5F083MA04 ,  5F083MA06 ,  5F083MA16 ,  5F083NA01 ,  5F083PR22 ,  5F083PR33 ,  5F083PR34 ,  5F083PR40 ,  5F083PR41 ,  5F083ZA01 ,  5F083ZA21 ,  5F101BA17 ,  5F101BB05 ,  5F101BD02 ,  5F101BD22 ,  5F101BD30 ,  5F101BD34 ,  5F101BD35 ,  5F101BE02 ,  5F101BE05 ,  5F101BF02 ,  5F101BF08 ,  5F101BF09 ,  5F101BH16 ,  5F101BH21 ,  5F110AA06 ,  5F110BB05 ,  5F110CC01 ,  5F110CC02 ,  5F110DD05 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE05 ,  5F110EE06 ,  5F110EE07 ,  5F110EE09 ,  5F110EE14 ,  5F110EE15 ,  5F110EE31 ,  5F110EE38 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF23 ,  5F110FF25 ,  5F110FF26 ,  5F110FF28 ,  5F110FF29 ,  5F110FF36 ,  5F110GG01 ,  5F110GG02 ,  5F110GG12 ,  5F110GG24 ,  5F110GG25 ,  5F110GG28 ,  5F110GG32 ,  5F110GG33 ,  5F110GG34 ,  5F110GG35 ,  5F110GG43 ,  5F110GG57 ,  5F110GG58 ,  5F110HJ01 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK05 ,  5F110HK06 ,  5F110HK07 ,  5F110HK21 ,  5F110HK22 ,  5F110HK33 ,  5F110HK35 ,  5F110HK40 ,  5F110HL02 ,  5F110HL03 ,  5F110HL04 ,  5F110HL06 ,  5F110HL23 ,  5F110HL24 ,  5F110HM03 ,  5F110HM15 ,  5F110NN03 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN33 ,  5F110NN35 ,  5F110NN62 ,  5F110NN65 ,  5F110NN71 ,  5F110NN72 ,  5F110NN74 ,  5F110NN77 ,  5F110NN78 ,  5F110QQ19 ,  5M024AA04 ,  5M024AA94 ,  5M024BB02 ,  5M024BB12 ,  5M024BB13 ,  5M024BB14 ,  5M024CC02 ,  5M024DD22 ,  5M024HH16 ,  5M024KK24 ,  5M024PP03

引用特許：

審査官引用 (6件)

• 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
  公報種別：公開公報   出願番号：特願2001-175634   出願人：シャープ株式会社
• 半導体素子の閾値電圧の制御方法
  公報種別：公開公報   出願番号：特願2008-124859   出願人：キヤノン株式会社
• 特開昭61-214559
  
• 特開昭62-274773
  
• ダイナミックメモリセルとして使用可能なセル
  公報種別：公開公報   出願番号：特願2005-027413   出願人：キロパステクノロジーズ,インコーポレイティド
• 薄膜トランジスタ及び表示装置
  公報種別：公開公報   出願番号：特願2009-015692   出願人：キヤノン株式会社