特許
J-GLOBAL ID：200903093959577947

薄膜トランジスタ及び表示装置

発明者：
ゴヤル アミタ

ゴヤル アミタ について

, 
岩崎 達哉

岩崎 達哉 について

, 
板垣 奈穂

板垣 奈穂 について


出願人/特許権者：
キヤノン株式会社

キヤノン株式会社 について


代理人 (15件)： 岡部 正夫 ,  加藤 伸晃 ,  岡部 讓 ,  臼井 伸一 ,  藤野 育男 ,  越智 隆夫 ,  本宮 照久 ,  高梨 憲通 ,  朝日 伸光 ,  高橋 誠一郎 ,  吉澤 弘司 ,  松井 孝夫 ,  小林 恒夫 ,  齋藤 正巳 ,  三山 勝巳
公報種別：公開公報
出願番号（国際出願番号）：特願2009-015692
公開番号（公開出願番号）：特開2009-206508
出願日： 2009年01月27日
公開日（公表日）： 2009年09月10日
要約：
【課題】高い経時デバイス安定性及び動作安定性などが薄膜トランジスタを提供する。【解決手段】基板上10に、ゲート電極15、ゲート絶縁層12、チャネル層11、ソース電極13及びドレイン電極14が形成される薄膜トランジスタにおいて、チャネル層11はインジウム、ゲルマニウム及び酸素を含んでいて、チャネル層11におけるIn/(In+Ge)で表される組成比が0.5以上0.97以下である。【選択図】図1
請求項（抜粋）：
ゲート絶縁層を介して、チャネル層とゲート電極とが対向するように配置される薄膜トランジスタにおいて、 前記チャネル層はインジウム、ゲルマニウム及び酸素を含み、 前記チャネル層におけるIn/(In+Ge)で表される組成比が0.5以上0.97以下であることを特徴とする薄膜トランジスタ。
IPC (4件)：
H01L 29/786 ,  C23C 14/08 ,  H01L 51/50 ,  H01L 21/363
FI (4件)：
H01L29/78 618B ,  C23C14/08 K ,  H05B33/14 A ,  H01L21/363
Fターム (65件)：
3K107AA01 ,  3K107BB01 ,  3K107CC31 ,  3K107CC45 ,  3K107EE04 ,  3K107HH05 ,  4K029AA09 ,  4K029AA11 ,  4K029AA24 ,  4K029BA43 ,  4K029BA45 ,  4K029BA49 ,  4K029BB10 ,  4K029BD01 ,  4K029CA06 ,  4K029DC05 ,  4K029DC16 ,  4K029DC35 ,  4K029FA01 ,  5F103AA08 ,  5F103DD30 ,  5F103GG03 ,  5F103LL08 ,  5F103NN01 ,  5F103RR04 ,  5F103RR05 ,  5F110AA01 ,  5F110AA05 ,  5F110AA08 ,  5F110AA14 ,  5F110BB01 ,  5F110BB20 ,  5F110CC01 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD05 ,  5F110EE02 ,  5F110EE04 ,  5F110EE07 ,  5F110EE08 ,  5F110EE14 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF23 ,  5F110FF28 ,  5F110FF29 ,  5F110GG01 ,  5F110GG06 ,  5F110GG07 ,  5F110GG15 ,  5F110GG25 ,  5F110GG28 ,  5F110GG29 ,  5F110GG34 ,  5F110GG42 ,  5F110GG43 ,  5F110HK02 ,  5F110HK04 ,  5F110HK07 ,  5F110HK21 ,  5F110NN72 ,  5F110QQ14
引用特許：
出願人引用 (1件) 審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM