特許

J-GLOBAL ID：201203017188448080

メモリセルアレイを用いたIDチップおよびその生成方法

発明者： 吉本 雅彦 ,  川口 博 ,  奥村 俊介
出願人/特許権者： 国立大学法人神戸大学
代理人 (1件)： 特許業務法人グローバル知財
公報種別：公開公報
出願番号（国際出願番号）：特願2010-219910
公開番号（公開出願番号）：特開2012-073954
出願日： 2010年09月29日
公開日（公表日）： 2012年04月12日
要約：

【課題】認証データ生成用の専用回路が不要で、SRAMのメモリセル構造をそのまま用いて、複製不可能な固有の識別情報を半導体メモリに予め搭載でき、セキュリティの向上を図れるIDチップおよびその生成方法を提供する。【解決手段】本IDチップは、メモリセルアレイを構成する個々のメモリセルの閾値電圧のバラツキにより、メモリセルアレイに生成されたランダムなデータを固有の識別情報として用いた構成とされる。このメモリセルは、“0” または“1”の初期データが書き込まれた後に、両ビット線を同時に“Low”または“High”としてデータを生成する。そして、生成されたデータを用いて同一チップか否かを判別する。チップの判別は、メモリセルアレイのデータのハミング距離を測定し、ハミング距離が所定閾値以内の場合に同一チップと判別する。【選択図】図1

請求項（抜粋）：

メモリセルアレイを構成する個々のメモリセルの閾値電圧のバラツキにより、メモリセルアレイに生成されたランダムなデータを固有の識別情報として用いたことを特徴とするIDチップ。

IPC (5件)：

G06F 21/24 ,  G11C 11/41 ,  H01L 27/11 ,  H01L 21/824 ,  H04L 9/32

FI (4件)：

G06F12/14 530C ,  G11C11/34 Z ,  H01L27/10 381 ,  H04L9/00 673E

Fターム (16件)：

5B015HH01 ,  5B015HH03 ,  5B017AA08 ,  5B017BA05 ,  5B017CA13 ,  5F083BS27 ,  5F083GA11 ,  5F083LA04 ,  5F083LA05 ,  5F083LA10 ,  5J104AA07 ,  5J104KA01 ,  5J104KA02 ,  5J104NA36 ,  5J104PA07 ,  5J104PA10

引用特許：

審査官引用 (4件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2007-020267   出願人：株式会社半導体エネルギー研究所
• 半導体装置
  公報種別：公開公報   出願番号：特願2005-203244   出願人：株式会社ルネサステクノロジ
• 識別情報発生回路
  公報種別：公開公報   出願番号：特願2003-166315   出願人：株式会社日立超エル・エス・アイ・システムズ
• 半導体装置
  公報種別：公開公報   出願番号：特願2001-402039   出願人：株式会社半導体エネルギー研究所