半導体装置

発明者： ,
出願人/特許権者：
代理人 (6件)：深見久郎 , 森田俊雄 , 仲村義平 , 堀井豊 , 野田久登 , 酒井將行
公報種別：公開公報
出願番号（国際出願番号）：特願2005-203244
公開番号（公開出願番号）：特開2007-027194
出願日： 2005年07月12日
公開日（公表日）： 2007年02月01日
要約：

【課題】デバイス特性のばらつきが抑制された半導体装置を提供する。【解決手段】半導体装置は、半導体基板10と、半導体基板10上に形成された複数のMOSトランジスタと、MOSトランジスタに応力(F2)を発生させるSiN膜4とを備える。半導体基板10上には、MOSトランジスタのサイズが相対的に小さいメモリセルアレイ部と、該MOSトランジスタのサイズが相対的に大きい周辺回路部とが形成される。デバイス特性をコントロールする観点から、メモリセルアレイ部におけるSiN膜4の配置等が適宜調整される。たとえば、SRAMメモリセルにおけるドライバ/アクセス/ロードトランジスタ上に各々異なるSiN膜4が形成される。【選択図】図2

請求項（抜粋）：

半導体基板と、前記半導体基板上に形成された複数のMOSトランジスタと、前記MOSトランジスタに応力を発生させる応力印加膜とを備え、前記半導体基板上には、前記MOSトランジスタのサイズが相対的に小さい第1部分と、該MOSトランジスタのサイズが相対的に大きい第2部分とが形成され、前記応力印加膜は、前記第1部分上に形成された上層膜と、前記第2部分上に形成された他の上層膜とを含み、前記上層膜は前記他の上層膜と比較して小さな応力を発生させる、半導体装置。

IPC (7件)：

H01L 21/823 , H01L 27/088 , H01L 27/10 , H01L 21/768 , H01L 23/522 , H01L 21/824 , H01L 27/11

FI (4件)：

H01L27/08 102A , H01L27/10 481 , H01L21/90 K , H01L27/10 381

Fターム (30件)：

5F033JJ08 , 5F033JJ11 , 5F033JJ19 , 5F033KK03 , 5F033QQ25 , 5F033RR06 , 5F033SS02 , 5F033SS11 , 5F033SS13 , 5F033SS15 , 5F033XX19 , 5F048AB01 , 5F048AB03 , 5F048AC01 , 5F048AC03 , 5F048BA01 , 5F048BB03 , 5F048BF15 , 5F048BF16 , 5F048BG13 , 5F048DA23 , 5F083BS27 , 5F083BS47 , 5F083BS48 , 5F083JA36 , 5F083JA37 , 5F083JA39 , 5F083LA01 , 5F083NA01 , 5F083PR21

引用特許：

出願人引用 (1件)

絶縁ゲート型電界効果型トランジスタ及び半導体装置、並びにその製造方法
公報種別：公開公報出願番号：特願2002-289655 出願人：株式会社ルネサステクノロジ

審査官引用 (9件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2002-076182 出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
半導体装置
公報種別：公開公報出願番号：特願2003-020612 出願人：富士通株式会社
特開昭62-013061

全件表示

前のページに戻る