特許
J-GLOBAL ID：201203035821753413

半導体装置及びその製造方法

発明者：
高田 賢治

高田 賢治 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 藤原 康高
公報種別：公開公報
出願番号（国際出願番号）：特願2010-184439
公開番号（公開出願番号）：特開2012-044003
出願日： 2010年08月19日
公開日（公表日）： 2012年03月01日
要約：
【課題】電極材料が表面パッシベーション膜に拡散するのを防止することである。【解決手段】 実施形態の半導体装置は、基板と、前記基板上に設けられた半導体層と、前記半導体層上に設けられ、少なくとも2つの開口を有し、窒化物を含む第1表面パッシベーション膜と、前記第1表面パッシベーション膜の上面及び側面を覆う第2表面パッシベーション膜と、前記第2表面パッシベーション膜上の一部に設けられたゲート電極と、前記2つの開口にそれぞれ設けられたソース電極およびドレイン電極と、を有する。前記第2表面パッシベーション膜は、前記ゲート電極、前記ソース電極、および前記ドレイン電極よりも融点が高い材料で形成される。【選択図】図1
請求項（抜粋）：
基板と、 前記基板上に設けられた半導体層と、 前記半導体層上に設けられ、少なくとも2つの開口を有し、窒化物を含む第1表面パッシベーション膜と、 前記第1表面パッシベーション膜の上面及び側面を覆う第2表面パッシベーション膜と、 前記第2表面パッシベーション膜上の一部に設けられたゲート電極と、 前記2つの開口にそれぞれ設けられたソース電極およびドレイン電極と、 を有し、 前記第2表面パッシベーション膜は、前記ゲート電極、前記ソース電極、および前記ドレイン電極よりも融点が高い材料で形成された半導体装置。
IPC (4件)：
H01L 21/338 ,  H01L 29/812 ,  H01L 21/283 ,  H01L 29/778
FI (3件)：
H01L29/80 Q ,  H01L21/283 C ,  H01L29/80 H
Fターム (44件)：
4M104AA04 ,  4M104BB02 ,  4M104BB04 ,  4M104BB05 ,  4M104BB06 ,  4M104BB08 ,  4M104BB09 ,  4M104BB13 ,  4M104BB14 ,  4M104BB16 ,  4M104BB17 ,  4M104DD17 ,  4M104DD68 ,  4M104DD79 ,  4M104DD80 ,  4M104EE06 ,  4M104EE12 ,  4M104EE16 ,  4M104EE17 ,  4M104FF08 ,  4M104FF13 ,  4M104GG12 ,  4M104HH20 ,  5F102FA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM07 ,  5F102GQ01 ,  5F102GR04 ,  5F102GR12 ,  5F102GV05 ,  5F102GV06 ,  5F102GV07 ,  5F102GV08 ,  5F102HC01 ,  5F102HC15 ,  5F102HC19
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM