特許
J-GLOBAL ID:201203038509698951
多層膜構造体及びその形成方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
名古屋国際特許業務法人
公報種別:公開公報
出願番号(国際出願番号):特願2011-115089
公開番号(公開出願番号):特開2012-244069
出願日: 2011年05月23日
公開日(公表日): 2012年12月10日
要約:
【課題】新規な多層膜構造体及びその形成方法を提供すること。【解決手段】半導体素子用の多層膜構造体の形成方法であって、シリコンを含む基板上に、ゲルマニウム錫混晶からなる半導体層を形成する半導体層形成工程と、前記半導体層上に表面保護層を形成する表面保護層形成工程と、前記半導体層に熱処理を施すことにより、前記ゲルマニウム錫混晶と前記シリコンを含む基板との固相反応を進め、シリコンゲルマニウム錫混晶からなる半導体歪印加層を形成する半導体歪印加層形成工程と、前記表面保護層を除去する除去工程と、前記半導体歪印加層の上方に、前記除去工程後に、歪半導体層を積層する積層工程とを含むことを特徴とする多層膜構造体の形成方法。【選択図】図4
請求項(抜粋):
半導体素子用の多層膜構造体の形成方法であって、
シリコンを含む基板上に、ゲルマニウム錫混晶からなる半導体層を形成する半導体層形成工程と、
前記半導体層上に表面保護層を形成する表面保護層工程と、
前記半導体層に熱処理を施すことにより、前記ゲルマニウム錫混晶と前記シリコンを含む基板との固相反応を進め、シリコンゲルマニウム錫混晶からなる半導体歪印加層を形成する半導体歪印加層工程と、
前記表面保護層を除去する除去工程と、
前記半導体歪印加層の上方に、前記除去工程後に、歪半導体層を積層する積層工程とを含むことを特徴とする多層膜構造体の形成方法。
IPC (5件):
H01L 21/20
, H01L 21/336
, H01L 29/786
, H01L 21/203
, H01L 21/205
FI (8件):
H01L21/20
, H01L29/78 618A
, H01L29/78 618B
, H01L29/78 627F
, H01L29/78 626C
, H01L21/203 M
, H01L21/203 S
, H01L21/205
Fターム (44件):
5F045AA03
, 5F045AB05
, 5F045AB08
, 5F045HA16
, 5F103AA04
, 5F103DD30
, 5F103HH03
, 5F103LL07
, 5F103NN01
, 5F103PP02
, 5F103PP03
, 5F110AA06
, 5F110AA16
, 5F110DD05
, 5F110DD13
, 5F110GG01
, 5F110GG03
, 5F110GG06
, 5F110GG12
, 5F110GG19
, 5F110GG42
, 5F110GG43
, 5F110GG44
, 5F110GG57
, 5F110GG58
, 5F110PP01
, 5F110PP10
, 5F110PP13
, 5F110QQ17
, 5F152LL03
, 5F152LL09
, 5F152LL10
, 5F152LL18
, 5F152LN07
, 5F152LN19
, 5F152LN21
, 5F152MM04
, 5F152MM18
, 5F152MM19
, 5F152NN03
, 5F152NN15
, 5F152NN29
, 5F152NP02
, 5F152NQ04
引用特許: