特許
J-GLOBAL ID:201203043877852140

スイッチドキャパシター回路、検出装置及び電子機器

発明者:
出願人/特許権者:
代理人 (3件): 上柳 雅誉 ,  須澤 修 ,  宮坂 一彦
公報種別:公開公報
出願番号(国際出願番号):特願2010-186912
公開番号(公開出願番号):特開2012-049599
出願日: 2010年08月24日
公開日(公表日): 2012年03月08日
要約:
【課題】負荷電流による電圧ドロップを抑制するスイッチドキャパシター回路、検出装置及び電子機器等を提供すること。【解決手段】スイッチドキャパシター回路は、出力用の演算増幅器OPBと、スイッチドキャパシター動作を行うための複数のスイッチ素子SB1〜SB8と、スイッチドキャパシター動作を行うための複数のキャパシターCB1,CB2と、スイッチドキャパシター回路の出力端子ノードNTと第1のスイッチ素子SB6との間に設けられる静電保護用の抵抗素子RB1と、を含む。【選択図】図2
請求項(抜粋):
出力用の演算増幅器と、 スイッチドキャパシター動作を行うための複数のスイッチ素子と、 スイッチドキャパシター動作を行うための複数のキャパシターと、 スイッチドキャパシター回路の出力端子ノードと、前記複数のスイッチ素子のうちの第1のスイッチ素子との間に設けられる静電保護用の抵抗素子と、 を含むことを特徴とするスイッチドキャパシター回路。
IPC (3件):
H03F 3/70 ,  H03F 1/34 ,  H03F 3/45
FI (3件):
H03F3/70 ,  H03F1/34 ,  H03F3/45
Fターム (21件):
2F105AA02 ,  2F105AA08 ,  2F105AA10 ,  2F105BB03 ,  2F105CD03 ,  2F105CD11 ,  5J500AA01 ,  5J500AA25 ,  5J500AC11 ,  5J500AF17 ,  5J500AH25 ,  5J500AH29 ,  5J500AH39 ,  5J500AK02 ,  5J500AM08 ,  5J500AM13 ,  5J500AS15 ,  5J500AT01 ,  5J500ND02 ,  5J500NH19 ,  5J500NM02
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る