特許
J-GLOBAL ID：201203044834880570
情報処理装置およびプログラム
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (2件)：
酒井 宏明
, 宮田 英毅
公報種別：公開公報
出願番号（国際出願番号）：特願2011-066649
公開番号（公開出願番号）：特開2012-203583
出願日： 2011年03月24日
公開日（公表日）： 2012年10月22日
要約：
【課題】2次ストレージへの書き込み頻度を下げて消費電力を下げる。【解決手段】実施形態の情報処理装置は、補助記憶部と、主記憶部と、蓄電部と、第1書込部と、第2書込部と、を備える。主記憶部は、補助記憶部に記憶するデータを一時記憶するキャッシュ領域を含む不揮発性の記憶部である。第1書込部は、データをキャッシュ領域に書き込む。第2書込部は、蓄電部の電力量が予め定められた第1閾値より大きい場合に、キャッシュ領域に書き込まれたデータを補助記憶部に書き込む。【選択図】図3
請求項（抜粋）：
補助記憶部と、
前記補助記憶部に記憶するデータを一時記憶するキャッシュ領域を含む不揮発性の主記憶部と、
蓄電部と、
データを前記キャッシュ領域に書き込む第1書込部と、
前記蓄電部の電力量が予め定められた第1閾値より大きい場合に、前記キャッシュ領域に書き込まれた前記データを前記補助記憶部に書き込む第2書込部と、
を備えることを特徴とする情報処理装置。
IPC (3件)：
G06F 3/06
, G06F 1/32
, G06F 12/08
G06F3/06
, G06F1/00 332Z
, G06F3/06 302A
, G06F12/08 501F
5B005JJ01
, 5B005JJ22
, 5B005MM11
, 5B005NN02
, 5B005PP03
, 5B011DA06
, 5B011EB07
, 5B011FF01
, 5B011LL10
, 5B011MA04
, 5B065CH01
, 5B065ZA14
