特許

J-GLOBAL ID：201203054202232462

半導体素子搭載用基板の製造方法

発明者： 細樅 茂 ,  有馬 博幸
出願人/特許権者： 住友金属鉱山株式会社
代理人 (2件)： 篠原 泰司 ,  藤中 雅之
公報種別：公開公報
出願番号（国際出願番号）：特願2010-223374
公開番号（公開出願番号）：特開2012-079905
出願日： 2010年10月01日
公開日（公表日）： 2012年04月19日
要約：

【課題】電極層と樹脂との密着性を高めた半導体素子搭載用基板を提供すること。【解決手段】金属板の表面に感光波長の異なるレジストにより下層と上層からなる2層のレジスト層を形成する工程と、前記下層のレジスト層は未露光の状態で前記上層のレジスト層を所定のパターンで露光する工程と、前記上層のレジスト層に所定のパターンで開口部を形成し、その開口部から未露光の前記下層のレジスト層を、前記上層のレジスト層のパターンで開口部を形成して前記金属板表面を部分的に露出させる現像工程と、前記下層のレジスト層を露光して硬化させる工程と、前記下層のレジスト層から露出している前記金属板表面に所定のめっきを形成する工程と、前記下層と上層からなる2層のレジスト層を全て剥離する工程を順次経ること。【選択図】 図1

請求項（抜粋）：

金属板の表面に感光波長の異なるレジストにより下層と上層からなる2層のレジスト層を形成する工程と、 前記下層のレジスト層は未露光の状態で前記上層のレジスト層を所定のパターンで露光する工程と、 前記上層のレジスト層に所定のパターンで開口部を形成し、その開口部から未露光の前記下層のレジスト層を、前記上層のレジスト層のパターンで開口部を形成して前記金属板表面を部分的に露出させる現像工程と、 前記下層のレジスト層を露光して硬化させる工程と、 前記下層のレジスト層から露出している前記金属板表面に所定のめっきを形成する工程と、 前記下層と上層からなる2層のレジスト層を全て剥離する工程を順次経ることを特徴とする半導体素子搭載用基板の製造方法。

IPC (3件)：

H05K 3/18 ,  H05K 3/00 ,  H01L 23/12

FI (3件)：

H05K3/18 D ,  H05K3/00 F ,  H01L23/12 501Z

Fターム (13件)：

5E343BB01 ,  5E343BB23 ,  5E343BB24 ,  5E343BB44 ,  5E343BB45 ,  5E343BB48 ,  5E343BB52 ,  5E343BB71 ,  5E343DD33 ,  5E343DD43 ,  5E343ER16 ,  5E343ER18 ,  5E343GG02

引用特許：

出願人引用 (4件)

• パターン加工方法
  公報種別：公開公報   出願番号：特願2005-282755   出願人：住友重機械工業株式会社
• 特公昭63-058367
  
• プリント配線板
  公報種別：公開公報   出願番号：特願平5-165772   出願人：イビデン株式会社
• プリント配線パターン形成方法
  公報種別：公開公報   出願番号：特願平5-153400   出願人：株式会社日立製作所