特許
J-GLOBAL ID：201203058689068633
排他制御装置、マイコン
発明者：
,
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2011-096418
公開番号（公開出願番号）：特開2012-226709
出願日： 2011年04月22日
公開日（公表日）： 2012年11月15日
要約：
【課題】スレッド間の優先度の逆転現象を極力低減し、又は、特定のコアを優先することが可能な排他制御装置を提供すること。【解決手段】複数のプロセッサエレメントに対応づけて配置された優先度レジスタ21と、前記優先度レジスタ毎に配置されたフラグ状態保持手段23と、前記優先度レジスタに設定された優先度を比較し、最も高い優先度が設定された前記優先度レジスタに対応する前記フラグ状態保持手段にロック状態を設定する優先度比較回路22と、前記優先度レジスタに設定された優先度のうち最高の優先度を格納する最高優先度レジスタ24と、を有する排他制御装置100を提供する。【選択図】図4
請求項（抜粋）：
複数のプロセッサエレメントに対応づけて配置された優先度レジスタと、
前記優先度レジスタ毎に配置されたフラグ状態保持手段と、
前記優先度レジスタに設定された優先度を比較し、最も高い優先度が設定された前記優先度レジスタに対応する前記フラグ状態保持手段にロック状態を設定する優先度比較回路と、
前記優先度レジスタに設定された優先度のうち最高の優先度を格納する最高優先度レジスタと、を有する排他制御装置。
IPC (1件)：
FI (1件)：
引用特許：
引用文献：
前のページに戻る
