フリップチップ半導体ダイのパッドレイアウトを形成する半導体素子および方法

発明者：
出願人/特許権者：
代理人 (3件)：山本秀策 , 安村高明 , 森下夏樹
公報種別：公開公報
出願番号（国際出願番号）：特願2011-010288
公開番号（公開出願番号）：特開2012-119648
出願日： 2011年01月20日
公開日（公表日）： 2012年06月21日
要約：

【課題】半導体素子を作製する方法を提供する。【解決手段】主に半導体ダイの周辺領域中に位置する信号パッドと、主に前記信号パッドから半導体ダイの内部領域中に位置する電力パッドおよび接地パッドとを伴う、ダイパッドレイアウトを有する半導体ダイを提供するステップと、前記信号パッド、電力パッド、および接地パッド上に複数のバンプを形成するステップと、基板を提供するステップと、前記基板上に相互接続部位を伴う複数の伝導性トレースを形成するステップであって、前記バンプは、相互接続部位よりも幅広い、ステップと、前記バンプが前記相互接続部位の頂面および側面を覆うように、前記バンプを前記相互接続部位に接着するステップと、前記半導体ダイと基板との間で前記バンプの周囲に封入材を堆積させるステップとを含む、半導体素子を作製する方法。【選択図】図3

請求項（抜粋）：

半導体素子を作製する方法であって、主に半導体ダイの周辺領域中に位置する信号パッドと、主に該信号パッドから半導体ダイの内部領域中に位置する電力パッドおよび接地パッドとを有するダイパッドレイアウトを有する半導体ダイを提供することと、該信号パッド、電力パッド、および接地パッド上に複数のバンプを形成することと、基板を提供することと、該基板上に相互接続部位を有する複数の伝導性トレースを形成することであって、該バンプは、相互接続部位よりも幅広い、ことと、該バンプが該相互接続部位の頂面および側面を覆うように、該バンプを該相互接続部位に接着することと、該半導体ダイと基板との間で該バンプの周囲に封入材を堆積させることとを含む、方法。

IPC (5件)：

H01L 21/60 , H01L 23/12 , H01L 27/04 , H01L 21/822 , H01L 21/82

FI (5件)：

H01L21/60 311Q , H01L23/12 501B , H01L23/12 E , H01L27/04 E , H01L21/82 P

Fターム (31件)：

5F038BE07 , 5F038BE09 , 5F038CA10 , 5F038DF05 , 5F038EZ01 , 5F038EZ02 , 5F038EZ07 , 5F038EZ12 , 5F038EZ13 , 5F038EZ14 , 5F038EZ15 , 5F038EZ19 , 5F038EZ20 , 5F044KK01 , 5F044KK17 , 5F044LL01 , 5F044LL11 , 5F044QQ02 , 5F044RR18 , 5F064AA11 , 5F064BB12 , 5F064CC01 , 5F064CC21 , 5F064CC22 , 5F064CC23 , 5F064DD42 , 5F064DD43 , 5F064DD44 , 5F064EE53 , 5F064GG01 , 5F064GG03

引用特許：

審査官引用 (7件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2001-099617 出願人：日本電気株式会社
配線基板、半導体装置、及び半導体素子
公報種別：公開公報出願番号：特願2009-264216 出願人：新光電気工業株式会社
フリップチップ接合構造
公報種別：公表公報出願番号：特願2001-566849 出願人：チップパック,インク.

全件表示

前のページに戻る