特許
J-GLOBAL ID：201203072657697976

電圧制御可変容量及び電圧制御発振器

発明者：
高橋 豊

高橋 豊 について


出願人/特許権者：
日本電波工業株式会社

日本電波工業株式会社 について


代理人 (1件)： 井上 俊夫
公報種別：公開公報
出願番号（国際出願番号）：特願2010-274411
公開番号（公開出願番号）：特開2012-064915
出願日： 2010年12月09日
公開日（公表日）： 2012年03月29日
要約：
【課題】集積回路上に構成可能で、容量可変比率が大きくかつQ値が高く、VCOを構成した時に直線性の高い制御電圧と発振周波数の関係を実現する電圧可変型容量を提供すること。【解決手段】下部電極を共通接続した複数のMOS型容量素子(CM1〜CMn)と、該複数のMOS型容量素子の上部電極に一端を接続し、他端を共通接続する同数の非電圧可変型容量(C1〜Cn)と、これらのMOS型容量素子と非電圧可変型容量の接続点に夫々異なる固定バイアス電圧を与える手段(VB1〜VBn及び抵抗)により構成され、前記複数のMOS型容量の共通接続された下部電極に制御電圧を加える。【選択図】図1
請求項（抜粋）：
(1)シリコン層内に形成されたN型のウエル層と、このウエル層の上にゲート酸化膜を介して形成されたゲート電極と、前記ゲート電極に対して面方向に離間した位置にて前記ウエル層内に形成され、ウエル層よりもN型の不純物濃度が多いN+層からなるコンタクト層と、を備えたMOS型容量素子を複数用いること、 (2)前記複数のMOS型容量素子のコンタクト層の各々が電気的に共通に接続されたこと、 (3)各MOS型容量素子のゲート電極に互いに異なるバイアス電圧を供給するためのバイアス電圧供給部を設けたこと、 (4)一端が夫々前記MOS型容量素子のゲート電極に接続され、他端が共通に接続された複数の非電圧可変型容量素子を設けたこと、 (5)前記MOS型容量素子のウエル層にソース、ドレインを形成してMOS型トランジスタを構成したときのしきい値電圧をVtとすると、大きさが隣合うバイアス電圧同士の差が前記しきい値電圧Vtよりも小さく設定されていること、を備え、 前記コンタクト層に制御電圧を供給することにより、前記複数のMOS型容量素子の共通接続点と前記複数の非電圧可変型容量素子の共通接続点との間の容量値が制御されることを特徴とする電圧制御可変容量。
IPC (5件)：
H01L 21/822 ,  H01L 27/04 ,  H03B 5/12 ,  H03K 3/023 ,  H03K 3/282
FI (6件)：
H01L27/04 V ,  H03B5/12 G ,  H03B5/12 B ,  H01L27/04 C ,  H03K3/023 A ,  H03K3/282 C
Fターム (34件)：
5F038AC03 ,  5F038AC04 ,  5F038AC05 ,  5F038AC07 ,  5F038AV06 ,  5F038BG02 ,  5F038CD13 ,  5F038EZ06 ,  5F038EZ20 ,  5J043AA22 ,  5J043FF03 ,  5J043FF07 ,  5J043GG02 ,  5J043GG05 ,  5J081AA03 ,  5J081CC07 ,  5J081CC22 ,  5J081CC43 ,  5J081DD01 ,  5J081DD02 ,  5J081DD26 ,  5J081EE03 ,  5J081EE18 ,  5J081FF16 ,  5J081FF17 ,  5J081FF18 ,  5J081GG01 ,  5J081KK02 ,  5J081KK08 ,  5J081KK22 ,  5J081LL04 ,  5J081MM01 ,  5J081MM03 ,  5J081MM07
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM