特許
J-GLOBAL ID：201203073161135338

半導体装置の作製方法

発明者：
野田 耕生

野田 耕生 について

, 
佐々木 俊成

佐々木 俊成 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2011-177794
公開番号（公開出願番号）：特開2012-064929
出願日： 2011年08月16日
公開日（公表日）： 2012年03月29日
要約：
【課題】電気特性の優れたトランジスタを作製する。【解決手段】基板上に酸化物絶縁膜を形成し、該酸化物絶縁膜上に酸化物半導体膜を形成した後、酸化物半導体膜に含まれる水素を除去させつつ、酸化物絶縁膜に含まれる酸素の一部を脱離させる温度で加熱した後、該加熱された酸化物半導体膜を所定の形状にエッチングして島状の酸化物半導体膜を形成し、島状の酸化物半導体膜上に一対の電極を形成し、該一対の電極及び島状の酸化物半導膜上にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲート電極を形成する。【選択図】図1
請求項（抜粋）：
基板上に酸化物絶縁膜を形成し、 前記酸化物絶縁膜上に酸化物半導体膜を形成した後、加熱処理を行い、該加熱処理を行った後、前記酸化物半導体膜の一部をエッチングして、島状の酸化物半導体膜を形成し、 前記島状の酸化物半導体膜上に一対の電極を形成し、 前記島状の酸化物半導体膜及び前記一対の電極上にゲート絶縁膜を形成し、 前記ゲート絶縁膜を介して前記島状の酸化物半導体膜と重畳するゲート電極を形成することを特徴とする半導体装置の作製方法。
IPC (4件)：
H01L 21/336 ,  H01L 29/786 ,  H01L 21/316 ,  H01L 21/203
FI (5件)：
H01L29/78 627F ,  H01L29/78 618B ,  H01L29/78 626C ,  H01L21/316 Y ,  H01L21/203 S
Fターム (78件)：
5F058BC02 ,  5F058BF14 ,  5F058BH01 ,  5F058BJ10 ,  5F103AA08 ,  5F103BB22 ,  5F103DD30 ,  5F103HH04 ,  5F103LL13 ,  5F110AA05 ,  5F110AA08 ,  5F110BB02 ,  5F110CC01 ,  5F110CC05 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD06 ,  5F110DD12 ,  5F110DD13 ,  5F110DD15 ,  5F110DD25 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE07 ,  5F110EE14 ,  5F110EE15 ,  5F110EE30 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF09 ,  5F110FF30 ,  5F110FF35 ,  5F110GG01 ,  5F110GG06 ,  5F110GG13 ,  5F110GG17 ,  5F110GG22 ,  5F110GG25 ,  5F110GG28 ,  5F110GG29 ,  5F110GG33 ,  5F110GG34 ,  5F110GG42 ,  5F110GG43 ,  5F110GG58 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK07 ,  5F110HK08 ,  5F110HK21 ,  5F110HK22 ,  5F110HK32 ,  5F110HK33 ,  5F110HK34 ,  5F110HL03 ,  5F110HL04 ,  5F110HL12 ,  5F110HL23 ,  5F110HL27 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN35 ,  5F110NN40 ,  5F110NN71 ,  5F110NN72 ,  5F110QQ02 ,  5F110QQ06
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM