特許
J-GLOBAL ID:201203080642689252

バイポーラ半導体素子の製造方法およびバイポーラ半導体素子

発明者:
出願人/特許権者:
代理人 (2件): 山崎 宏 ,  田中 光雄
公報種別:公開公報
出願番号(国際出願番号):特願2010-165938
公開番号(公開出願番号):特開2012-028565
出願日: 2010年07月23日
公開日(公表日): 2012年02月09日
要約:
【課題】高温や電流密度が高い条件下でも順方向電圧の増大を防ぐことができるバイポーラ半導体素子の製造方法およびバイポーラ半導体素子を提供する。【解決手段】SiC pinダイオード20は、その製造工程において、n型4HSiC基板21のC面にn型SiC成長層であるバッファ層22,ドリフト層23,P型接合層24, p+型コンタクト層25を形成した後、n型4HSiC基板21の全ての部分をCMP(化学的機械的研磨)にて除去した。よって、順方向通電時に少数キャリアが基板に到達することで基板に含まれる基底面転位が積層欠陥へ拡大するという現象をなくすることができる。【選択図】図1
請求項(抜粋):
炭化けい素半導体で作製された基板上に炭化けい素半導体で第1導電型のバッファ層を形成し、 上記バッファ層上に炭化けい素半導体で第1導電型のドリフト層を形成し、 上記ドリフト層上に、炭化けい素半導体で第2導電型の半導体層を形成するバイポーラ半導体素子の製造方法であり、 上記第1導電型のバッファ層と上記第1導電型のドリフト層と上記第2導電型の半導体層のうちの少なくとも上記第1導電型のバッファ層と上記第1導電型のドリフト層を上記基板上に形成してから、上記炭化けい素半導体で作製された基板を除去することを特徴とするバイポーラ半導体素子の製造方法。
IPC (11件):
H01L 29/861 ,  H01L 21/205 ,  H01L 29/06 ,  H01L 21/331 ,  H01L 29/732 ,  H01L 29/161 ,  H01L 29/12 ,  H01L 29/78 ,  H01L 29/739 ,  H01L 21/336 ,  H01L 21/329
FI (10件):
H01L29/91 F ,  H01L21/205 ,  H01L29/06 301G ,  H01L29/72 P ,  H01L29/161 ,  H01L29/78 652T ,  H01L29/78 653A ,  H01L29/78 655B ,  H01L29/78 658E ,  H01L29/91 A
Fターム (23件):
5F003AP06 ,  5F003AZ01 ,  5F003BA92 ,  5F003BA93 ,  5F003BE90 ,  5F003BF03 ,  5F003BH08 ,  5F003BM01 ,  5F003BP00 ,  5F003BP12 ,  5F003BP31 ,  5F045AA06 ,  5F045AB06 ,  5F045AC01 ,  5F045AC07 ,  5F045AC08 ,  5F045AC15 ,  5F045AC19 ,  5F045AD18 ,  5F045AE23 ,  5F045AF02 ,  5F045CA01 ,  5F045GH10
引用特許:
審査官引用 (2件)

前のページに戻る