特許

J-GLOBAL ID：201203083098400757

半導体集積回路の低電力設計支援装置及びその方法

発明者： 呉 文豪 ,  岡野 廣 ,  川辺 幸仁
出願人/特許権者： 富士通株式会社
代理人 (2件)： 伊東 忠彦 ,  山口 昭則
公報種別：公開公報
出願番号（国際出願番号）：特願2011-003459
公開番号（公開出願番号）：特開2012-146099
出願日： 2011年01月11日
公開日（公表日）： 2012年08月02日
要約：

【課題】 本発明の課題は、半導体集積回路における低電力なメモリの設計を支援することを目的とする。【解決手段】 上記課題は、記憶領域に格納される半導体集積回路を評価するための評価用プログラムを用いた第一のシミュレーションによって得られる、メモリへのアクセスに応じて該メモリ内での対象データに対するアクセスに係る回数情報を用いて、論理的なアクセス回数を計算する計算手段と、前記評価用プログラムを用いて、前記記憶領域に格納される前記半導体集積回路の設計データに従った第二のシミュレーションによって、前記メモリへの実際のアクセス回数を取得する取得手段と、前記実際のアクセス回数が前記論理的なアクセス回数より大きい場合、前記メモリに無駄な電力が有ると判定する無駄電力判定手段とを有する半導体集積回路の低電力設計支援装置により達成される。【選択図】 図3

請求項（抜粋）：

記憶領域に格納される半導体集積回路を評価するための評価用プログラムを用いた第一のシミュレーションによって得られる、メモリへのアクセスに応じて該メモリ内での対象データに対するアクセスに係る回数情報を用いて、論理的なアクセス回数を計算する計算手段と、 前記評価用プログラムを用いて、前記記憶領域に格納される前記半導体集積回路の設計データに従った第二のシミュレーションによって、前記メモリへの実際のアクセス回数を取得する取得手段と、 前記実際のアクセス回数が前記論理的なアクセス回数より大きい場合、前記メモリに無駄な電力が有ると判定する無駄電力判定手段と を有することを特徴とする半導体集積回路の低電力設計支援装置。

IPC (1件)：

G06F 12/08

FI (2件)：

G06F12/08 543B ,  G06F12/08 579

Fターム (8件)：

5B005JJ22 ,  5B005MM01 ,  5B005VV03 ,  5B005VV04 ,  5B046AA08 ,  5B046BA03 ,  5B046JA01 ,  5B046JA05

引用特許：

出願人引用 (3件)

• 集積回路の消費電力検出システムおよび集積回路の消費電力を求めるコンピュータプログラムを記録した記録媒体
  公報種別：公開公報   出願番号：特願平9-137235   出願人：シャープ株式会社
• プロセッサ設計を特徴付けるための方法、装置、論理プログラム及びシステム
  公報種別：公開公報   出願番号：特願2007-067540   出願人：富士通株式会社
• 設計支援プログラム、設計支援装置、および設計支援方法
  公報種別：公開公報   出願番号：特願2008-218410   出願人：富士通株式会社

審査官引用 (3件)

• 集積回路の消費電力検出システムおよび集積回路の消費電力を求めるコンピュータプログラムを記録した記録媒体
  公報種別：公開公報   出願番号：特願平9-137235   出願人：シャープ株式会社
• プロセッサ設計を特徴付けるための方法、装置、論理プログラム及びシステム
  公報種別：公開公報   出願番号：特願2007-067540   出願人：富士通株式会社
• 設計支援プログラム、設計支援装置、および設計支援方法
  公報種別：公開公報   出願番号：特願2008-218410   出願人：富士通株式会社