特許
J-GLOBAL ID：201203083428292816
スイッチングレギュレータ
発明者：
出願人/特許権者：
代理人 (3件)：
田中 光雄
, 田村 恭生
, 和田 充夫
公報種別：公開公報
出願番号（国際出願番号）：特願2011-119419
公開番号（公開出願番号）：特開2012-249433
出願日： 2011年05月27日
公開日（公表日）： 2012年12月13日
要約：
【課題】チップサイズと消費電流の増加を招くことなく入力電圧及び出力電流が変化してもスイッチング周波数と出力電圧を一定に保つ。【解決手段】スイッチング時間制御回路3は、スイッチ素子SW1のオン時間とスイッチ素子SW2のオン時間との和に対するスイッチ素子SW1のオン時間の比に基づいてスイッチ素子SW1のオン期間の終了タイミングを示すスイッチング時間制御信号TONを発生する。コンパレータ6は、出力電圧VOUTと基準電圧VREFとの比較結果に基づいて、スイッチ素子SW2のオン期間の終了タイミングを示すスイッチング時間制御信号CMPOを発生する。スイッチ素子制御回路2は、スイッチング時間制御信号TON及びCMPOに基づいて、スイッチ素子SW1及びSW2が相補的にオンしかつ出力電圧VOUTが一定電圧になるように、スイッチ素子SW1及びSW2をオンオフ制御する。【選択図】図1
請求項（抜粋）：
入力端子を介して入力された入力電圧を所定の出力電圧に変換し、出力端子を介して出力するスイッチングレギュレータにおいて、
上記入力端子と上記出力端子との間に接続された第1のスイッチ素子と、
上記出力端子と接地との間に接続された第2のスイッチ素子と、
上記第1のスイッチ素子のオン時間と上記第2のスイッチ素子のオン時間との和に対する上記第1のスイッチ素子のオン時間の比に基づいて上記第1のスイッチ素子のオン期間の終了タイミングを示す第1のスイッチング時間制御信号を発生するスイッチング時間制御回路と、
上記出力電圧に対応するフィードバック電圧を所定の第1の基準電圧と比較し、上記フィードバック電圧が上記第1の基準電圧より小さいとき、上記第2のスイッチ素子のオン期間の終了タイミングを示す第2のスイッチング時間制御信号を発生する第1のコンパレータと、
上記第1及び第2のスイッチング時間制御信号に基づいて、上記第1及び第2のスイッチ素子が相補的にオンするように、上記第1及び第2のスイッチ素子をオンオフ制御するスイッチ素子制御回路とを備えたことを特徴とするスイッチングレギュレータ。
IPC (1件)：
FI (1件)：
Fターム (14件)：
5H730AA04
, 5H730AA14
, 5H730AA15
, 5H730AS19
, 5H730BB13
, 5H730BB14
, 5H730BB57
, 5H730DD04
, 5H730EE13
, 5H730EE57
, 5H730EE59
, 5H730FD01
, 5H730FD11
, 5H730FG02
