特許

J-GLOBAL ID：201203086623638408

半導体装置および半導体装置の製造方法

発明者： 望月 和浩 ,  嶋本 泰洋 ,  石垣 隆士 ,  寺野 昭久 ,  土屋 朋信
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2010-181822
公開番号（公開出願番号）：特開2012-043864
出願日： 2010年08月16日
公開日（公表日）： 2012年03月01日
要約：

【課題】半導体装置、ショットキーバリアダイオードの特性を向上させる。【解決手段】禁制帯幅の異なる第1膜と第2膜とが積層されたヘテロ接合部を少なくとも一つ有する積層体Hと、積層体Hと同層の積層物よりなるダミー積層体Dと、積層体Hとダミー積層体Dとの間に設けられた溝Gと、溝内部を含み積層体Hの上部からダミー積層体Dの上部まで延在するように配置され、積層体Hの第1の側壁に接するように配置され、積層体Hとの間にショットキー接続される第1電極SEと、積層体Hの第1の側壁と対向する第2の側壁に接するように配置された第2電極OHEと、で半導体装置を構成する。このように、ダミー積層体Dを残存させ、積層体Hとの間に溝Gを設け、溝内部に充填された第1電極SEによって、側壁コンタクトを実現したので、積層体Hをエッチングする際の欠陥が溝底部に発生する確率を低減でき、逆リーク電流を低減することができる。【選択図】図1

請求項（抜粋）：

禁制帯幅の異なる第1膜と第2膜とが積層されたヘテロ接合部を少なくとも一つ有する第1積層体と、 前記第1積層体と同層の積層物よりなる第2積層体と、 前記第1積層体と前記第2の積層体との間に設けられた溝と、 前記溝内部を含み前記第1積層体の上部から前記第2積層体の上部まで延在するように配置され、前記第1積層体の第1側壁に接するように配置され、前記第1積層体との間にショットキー接続される第1電極と、 前記第1積層体の前記第1側壁と対向する第2側壁に接するように配置された第2電極と、を有する半導体装置。

IPC (2件)：

H01L 29/47 ,  H01L 29/872

FI (3件)：

H01L29/48 F ,  H01L29/48 D ,  H01L29/48 P

Fターム (13件)：

4M104AA04 ,  4M104AA07 ,  4M104BB05 ,  4M104BB06 ,  4M104BB07 ,  4M104BB14 ,  4M104DD68 ,  4M104EE01 ,  4M104FF04 ,  4M104FF13 ,  4M104FF27 ,  4M104GG03 ,  4M104HH20

引用特許：

審査官引用 (1件)

• 窒化物半導体装置
  公報種別：公開公報   出願番号：特願2007-286613   出願人：パナソニック株式会社