文献

J-GLOBAL ID：201302207963682474   整理番号：13A1824691

追加アナログ回路を用いない差動SAR ADCのためのスプリットキャパシタDACのディジタル領域キャリブレーション

A Digital-Domain Calibration of Split-Capacitor DAC for a Differential SAR ADC Without Additional Analog Circuits

著者 (5件)： UM Ji-Yong (Pohang Univ. Sci. and Technol.(POSTECH), Gyeongbuk, KOR) ,  KIM Yoon-Jee (Pohang Univ. Sci. and Technol.(POSTECH), Gyeongbuk, KOR) ,  SONG Eun-Woo (Pohang Univ. Sci. and Technol.(POSTECH), Gyeongbuk, KOR) ,  SIM Jae-Yoon (Pohang Univ. Sci. and Technol.(POSTECH), Gyeongbuk, KOR) ,  PARK Hong-June (Pohang Univ. Sci. and Technol.(POSTECH), Gyeongbuk, KOR)
資料名： IEEE Transactions on Circuits and Systems 1: Regular Papers  (IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻： 60  号： 11  ページ： 2845-2856  発行年： 2013年11月 
JST資料番号： C0226B  ISSN： 1549-8328  CODEN： ITCSCH  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： スプリットキャパシタDACによる差動11ビットSAR ADCの直線性を改善するディジタル領域キャリブレーションの方法を示した。本方法は,LSBアレイとブリッジキャパシタのDACキャパシタンスの不整合と寄生キャパシタンスにより引き起こされる非線形性を補償した。そのADCのキャリブレーションには,いかなる追加のアナログ回路を必要としなかった。そのADCのアナログブロックは0.13μm CMOSプロセスで製作され,ディジタルブロックはFPGAで実現された。測定されたSNDRとSFDRは,5kHzのサイン波入力のNyquistレートにおいて61.6dBと78dBであった。

シソーラス用語： キャリブレーション ,  *AD変換器 ,  逐次近似 ,  コンデンサ ,  DA変換器 ,  ディジタル方式
準シソーラス用語： ADC【変換器】 ,  DAC【変換器】 ,  キャパシタ

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (7件)： アナログ回路 ,  差動 ,  SAR ,  ADC ,  DAC ,  ディジタル ,  キャリブレーション