文献

J-GLOBAL ID：201302212498250132   整理番号：13A0794536

SOI基板上に直接形成された最初の実験的なGe CMOS FinFET

First Experimental Ge CMOS FinFETs Directly on SOI Substrate

著者 (7件)： CHUNG Cheng-Ting (National Chiao Tung Univ., Hsinchu, TWN) ,  CHEN Che-Wei (National Chiao Tung Univ., Hsinchu, TWN) ,  LIN Jyun-Chih (National Chiao Tung Univ., Hsinchu, TWN) ,  WU Che-Chen (National Chiao Tung Univ., Hsinchu, TWN) ,  CHIEN Chao-Hsin (National Chiao Tung Univ., Hsinchu, TWN) ,  CHIEN Chao-Hsin (National Nano Device Lab., Hsinchu, TWN) ,  LUO Guang-Li (National Nano Device Lab., Hsinchu, TWN)
資料名： Technical Digest. International Electron Devices Meeting  (Technical Digest. International Electron Devices Meeting)
巻： 2012  ページ： 383-386  発行年： 2012年 
JST資料番号： C0829B  ISSN： 0163-1918  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 薄いシリコンオンインシュレータ(SOI)ウェハ上に直接形成された高性能Ge CMOS FinFETを実証した。高いI_on/I_off比(>10⁵)および優れたドレイン誘起障壁低下(DIBL)(110mV/V)とサブスレッショルドスイング(S.S)(144mV/dec)を示すL_channel=120nmおよびFin width=40nmのNFETを初めて実現した。L_channel=90nmのNFETでさえ,フォーミングガスアニーリング後には,良好なオン/オフ動作を示す。薄いSOI基板上に高品質のエピタキシャルGeを集積化して,マルチフィンを有するGe nおよびpチャネルFinFETを作製した。

シソーラス用語： *SOI構造 ,  ウエハ【IC】 ,  ゲルマニウム ,  *CMOS構造 ,  フィン ,  *FET【トランジスタ】 ,  焼なまし ,  スイッチングトランジスタ ,  エピタクシー ,  混合気体 ,  ポテンシャル障壁 ,  電流電圧特性
準シソーラス用語： FinFET ,  SOI基板 ,  アニーリング処理 ,  フォーミングガス ,  マルチフィン

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (5件)： SOI基板 ,  実験 ,  Ge ,  CMOS ,  FinFET