文献

J-GLOBAL ID：201302214764719969   整理番号：13A0032481

組込みシステムを対象としたリコンフィギャラブルJavaアクセラレータの一検討

A study on reconfigurable direct conversion JAVA accelerator for embedded systems

著者 (5件)： 高田誠也 (熊本大 大学院自然科学研究科) ,  尼崎太樹 (熊本大 大学院自然科学研究科) ,  飯田全広 (熊本大 大学院自然科学研究科) ,  久我守弘 (熊本大 大学院自然科学研究科) ,  末吉敏則 (熊本大 大学院自然科学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 112  号： 325(RECONF2012 46-60)  ページ： 9-14  発行年： 2012年11月20日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 組込みシステムは開発期間の短期化や開発コスト削減のため,設計資産の再利用化が進められている。しかし,システムへの性能要求を満たすため,実行環境に特化したソフトウェアは再利用性が低下してしまうという問題がある。そこで本研究では,ソフトウェアの再利用性を維持したまま高速化を行うことを目的とし,Javaのバイトコードを複数段のALUアレイ上に展開し実行するリコンフィギャラブルアクセラレータを提案する。検証の結果,Javaのバイトコードからハードウェアを生成し実行することで,最内ループ処理の実行サイクル数を最大で26.3%削減できることを確認した。その結果,Javaのバイトコードを直接アクセラレーションすることにより,ソフトウェアの再利用性を維持したまま高速化を達成できる可能性を示すことができた。(著者抄録)

シソーラス用語： *専用プロセッサ ,  システム設計 ,  *Java ,  再利用 ,  *高速計算 ,  *再構成 ,  演算プロセッサ ,  ループ ,  データバス ,  性能評価 ,  組込みシステム
準シソーラス用語： リコンフィギャラブルプロセッサ ,  アクセラレータ ,  ALU【プロセッサ】

分類 (2件)： 専用演算制御装置  (JC04030Y) ,  応用プログラミング言語  (JD03052Y)

引用文献 (11件)：

• IPA独立行政法人情報処理推進機構. 「ソフトウェア産業の実態把握に関する調査」に関する報告書
• 密山幸男. 芽口ッ々暗'号の高速化暗号モードとそのVLSI化設計. 信学技報,VLD,VLSI設計技術. 2001, 101, 144, 89-94
• ANALOG, DEVICES INC. Blackfin Processor Programming Reference,Rev. 1.3. 2008
• KUMURA, T. VLIW DSP for mobile applications. IEEE Signal Processing Magazine. 2002, 19, 4
• 柴田誠也. 爽承ム如べル、設計環境SystamBuilderを用いたMPEG4デコーダの設計事例. 信学技報,VLD, VLSI設計技術. 2008, 107, 507, 43-48

タイトルに関連する用語 (3件)： 組込みシステム ,  Java ,  アクセラレータ