文献

J-GLOBAL ID：201302219957199590   整理番号：13A1768282

システムインテグレーションおよび薄型形状ファクターのための実現可能解決策としての埋め込み技術を用いた2.5Dシリコンモジュールのプロセス特性

Process Characteristics of a 2.5D Silicon Module Using Embedded Technology as a Feasible Solution for System Integration and Thinner Form-Factor

著者 (6件)： CHENG Ren-Shin (Industrial Technol. Res. Inst., Hsinchu, TWN) ,  HUNG Yin-Po (Industrial Technol. Res. Inst., Hsinchu, TWN) ,  KUO Tzu-Ying (Industrial Technol. Res. Inst., Hsinchu, TWN) ,  LIN Yu-Min (Industrial Technol. Res. Inst., Hsinchu, TWN) ,  LEU Fan-Jun (Industrial Technol. Res. Inst., Hsinchu, TWN) ,  CHANG Tao-Chih (Industrial Technol. Res. Inst., Hsinchu, TWN)
資料名： Proceedings. Electronic Components & Technology Conference  (Proceedings. Electronic Components & Technology Conference)
巻： 63rd Vol.3  ページ： 1975-1979  発行年： 2013年 
JST資料番号： H0393A  ISSN： 0569-5503  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： LSIの高密度実装技術として,シリコンインターポーザを用いた2次元(2D)または3次元(3D)のシリコンモジュールが開発されている。本稿は,コストダウンあるいは薄型化の視点から,その中間の2.5次元(2.5D)のモジュールについて,新しい製造法および信頼性試験について報告した。本モジュールは100μm厚のシリコンインターポーザにチップを下向きあるいは上向きにダイアッタッチし,25μm厚のABF(Ajinomoto built-up film)でラミネートし,さらにABFにビアを形成しCuを充填した構造となっている。本2.5Dモジュールについて応力シミュレーションあるいはMSL-3初期条件スクリーニング試験による評価をした結果,CuとABFの接着強度あるいはダイアタッチ工程に起因する問題があることが判明した。

シソーラス用語： *固体回路部品 ,  *高密度実装 ,  次元 ,  プラスチックフィルム ,  *積層成形 ,  応力 ,  歪 ,  信頼性試験 ,  スクリーニング
準シソーラス用語： 2.5次元 ,  *インターポーザ ,  *ラミネート加工

分類 (2件)： 半導体集積回路  (NC03162T) ,  混成集積回路  (NC03163K)

タイトルに関連する用語 (8件)： システムインテグレーション ,  薄型 ,  ファクター ,  解決策 ,  埋め込み ,  シリコン ,  モジュール ,  プロセス