文献

J-GLOBAL ID：201302222688200137   整理番号：13A0012195

アーキテクチャを考慮した複数エラーの差分推定に基づくフォールト解析とその評価

Architecture Aware Fault Analysis Based on Differential Presumption for Multiple Errors and its Evaluation

著者 (9件)： 小野みどり (名城大学) ,  小野みどり (独立行政法人科学技術振興機構,CREST) ,  勝部真人 (名城大学) ,  汐崎充 (独立行政法人科学技術振興機構,CREST) ,  汐崎充 (立命館大学) ,  藤野毅 (独立行政法人科学技術振興機構,CREST) ,  藤野毅 (立命館大学) ,  吉川雅弥 (名城大学) ,  吉川雅弥 (独立行政法人科学技術振興機構,CREST)
資料名： 電気学会論文誌 C  (IEEJ Transactions on Electronics, Information and Systems)
巻： 132  号： 12  ページ： 1888-1896 (J-STAGE)  発行年： 2012年 
JST資料番号： S0810A  ISSN： 0385-4221  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 近年,標準暗号が実装された暗号回路に対するフォールト解析を使った攻撃の脅威が指摘されている。フォールト解析を使った攻撃とは,暗号処理中に故意に故障を引き起こし,正常の場合と故障の場合を比較することで秘密鍵を特定する攻撃手法である。フォールトを発生する手段として,電圧異常や不正クロックを使う手段があるが,どちらの方法でも,供給回路全体が反応してしまうため,発生するエラーの個数や場所の制御は困難であり,従来の解析手法を用いての解析は困難であった。そこで。本研究では実際の暗号回路に対しても容易に適用できる新しいフォールト解析手法を提案する。これは,不正クロックによって生成したエラーを使用したフォールト解析手法である。提案手法では,暗号回路のアーキテクチャを考慮した差分推定方法を新たに導入することで,複数のエラーが発生したフォールド付暗号文からの解析を可能にした。また,シミュレーション実験だけでなく,FPGAを用いた評価実験により,実際の攻撃者と同じく,アーキテクチャに関する情報が無い状況においても提案手法により攻撃が可能であることを示した。

シソーラス用語： *コンピュータセキュリティ ,  *犯罪 ,  *暗号理論
準シソーラス用語： *フォールト解析攻撃 ,  暗号解析 ,  暗号攻撃

分類 (1件)： 符号理論  (ND02030R)

引用文献 (19件)：

• (1) H. Bar-el, H. Choukri, D. Naccache, M. Tunstall, and C. Whelan: “The Sorcerer's Apprentice Guide to Fault Attacks2”, Proc. of the IEEE, Vol. 94, No. 2, pp370-382 (2006)
• (2) T. Fukunaga and J. Takahashi: “Experiment of Fault Analysis Attack on a Cryptographic LSI”, Proc. of Symposium on Cryptography and Information Security, 2A3-5, pp. 1-6 (2009) (in Japanese)
• 福永利徳・高橋順子:「暗号LSIに対するフォールト解析攻撃実験」,SCIS2009 講演論文集,2A3-5, pp. 1-6 (2009)
• (3) Boneh, DeMillio, and Lipton: “On the Importance of Checking Cryptographic Protocols for Faults”, Journal of Cryptology, Springer-Verlag, Vol. 14, No. 2, pp. 101-119 (2001)
• (4) E. Biham and A. Shamir: “Differential Fault Analysis of Secret Key Cryptosystems”, Pr5oc. of CRYPTO'97, pp. 513-525 (1997)

タイトルに関連する用語 (6件)： アーキテクチャ ,  エラー ,  差分 ,  推定 ,  解析 ,  評価