文献

J-GLOBAL ID：201302230028450583   整理番号：13A0477826

電圧・電流サンプリング方式によるしきい値結合CMOSカオス回路の設計

Design of a Threshold-coupled CMOS Chaos Circuit Using Voltage/Current Waveform Sampling

著者 (5件)： 上ノ原誠二 (九州工大 大学院生命体工学研究科) ,  厚地泰輔 (九州工大 大学院生命体工学研究科) ,  松坂建治 (九州工大 大学院生命体工学研究科) ,  森江隆 (九州工大 大学院生命体工学研究科) ,  合原一幸 (東大 生産技研)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 112  号： 389(NLP2012 104-143)  ページ： 105-110  発行年： 2013年01月17日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本研究では,CMOS集積回路による大規模結合非線形ダイナミカルシステム実現のために,素子ばらつきに頑健なしきい値結合アレイ回路を提案する。我々はすでに,任意の非線形ダイナミカルシステムの実現法として,外部から与えられる非線形電圧波形をパルス幅/位相変調(PWM/PPM)信号によりキャパシタにサンプリングし,任意の非線形変換を行う電圧サンプリング方式回路と,同じく非線形電流波形をPPM信号でキャパシタにサンプリングする電流サンプリング方式回路を提案してきた。両サンプリング方式にはそれぞれ,原理的にCMOS回路に不可避な構成素子のパラメータばらつきに頑健であること,および結合状態の積和計算がノード結線で容易に実現できることという長所がある。これら二つの長所は大規模結合系を実装する上で非常に重要である。そこで本研究ではこれら2つの長所を生かした回路構成を採用し,大規模結合CMOS回路で問題となるアナログバッファ回路のシフト電圧ばらつきに頑健な回路を提案する。さらに,提案回路が電圧シフトに頑健であることをSPICEシミュレーションにより示す。(著者抄録)

シソーラス用語： *半導体 ,  *非線形回路 ,  PWM【信号】 ,  位相変調 ,  数学的変換 ,  ロバスト性 ,  *CMOS
準シソーラス用語： カオス回路 ,  パルス幅変調 ,  頑健性 ,  非線形変換

分類 (2件)： 半導体集積回路  (NC03162T) ,  その他の電子回路  (NC05090X)

タイトルに関連する用語 (5件)： サンプリング ,  しきい値 ,  CMOS ,  カオス回路 ,  設計