文献

J-GLOBAL ID：201302232702088545   整理番号：13A0787291

フォールト解析対策回路を対象としたハードウェアトロイの実装と評価

Trojan Circuit for Fault Analysis Countermeasure and its Implementation

著者 (4件)： 塚平峻矢 (名城大) ,  松島大祐 (名城大) ,  熊木武志 (立命館大 理工) ,  吉川雅弥 (名城大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 112  号： 451(VLD2012 136-162)  ページ： 141-146  発行年： 2013年02月25日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 近年,リバースエンジニアリング等の技術の進歩に伴い,ハードウェアトロイの脅威が顕在化してきた。ハードウェアトロイとは,あらかじめ定めた発症条件をトリガとして,ユーザに気づかれずにシステムの停止,重要情報の流出等の破壊工作を行うハードウェアウイルスで,機密情報を保持する暗号回路を対象とする場合が多い。一方で,暗号回路は,不正攻撃に対する対策回路を用いるが,先行研究では,無対策の暗号回路に対してのハードウェアトロイが報告されている。そこで本研究では,代表的な対策方式であるフォールト解析対策回路を対象としてハードウェアトロイを新たに考案し,FPGAに実装した評価実験により有用性を実証した。(著者抄録)

シソーラス用語： ハードウェア ,  コンピュータウイルス ,  公開鍵暗号 ,  セキュリティシステム ,  *FPGA ,  電子回路 ,  *暗号 ,  コンピュータセキュリティ
準シソーラス用語： AES【規格】 ,  暗号回路

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： 解析 ,  対策 ,  ハードウェア ,  実装 ,  評価